高速电路的印制板仿真流程模板.doc

高速电路印制板（PCB）仿真
摘 要：简明描述了印制电路板仿真过程，分析仿真对于设计高质量、高精度PCB关键意义，并在场景产生器PCB板上使用仿真工具对关键信号（时钟信号）进行信号完整性和EMC分析，和并行信号串绕问题分析，依据仿真结果调整了原有设计，从而达成提升了信号质量目标。
　　关键词：传输线；IBIS模型；信号完整性；电磁兼容1
 序言
　　在高速IC设计中，伴随系统速度和布线密度提升，信号完整性（SI）、串绕、EMC问题对于设计高质量PCB板越来越关键，而在已经有PCB板上去分析和发觉这些问题是一件很困难事情，即使找到了问题，对于一个已完成PCB板要实施有效处理措施也需要花费大量时间和费用。相比之下，在设计早期和设计过程中就考虑到这些方面影响话，修改一样问题所花费时间和金钱要少得多，所以需要寻求一个能够在物理设计完成之前查找、发觉并在电路设计过程中消除或减小这些问题，依据实际物理设计中多种参数，进行深入细致分析方法，仿真就是其中之一。
　　印制电路板仿真有两种：线仿真和板级仿真。线仿真能够依据设计对信号完整性和时序要求，在布线前帮助设计者调整元器件布局、计划系统时钟网络和确定关键线网端接策略，在布线过程中跟踪设计，随时反馈布线效果；板级仿真通常在PCB设计基础完成以后进行，能够综合考虑如电气、EMC、热性能及机械性能等方面这些原因对SI影响及这些原因之间相互影响，从而进行真正系统级分析和验证，和线仿真相比而言，比较复杂。在还没有开始布线之前进行线仿真，称为假设性仿真，这种仿真目标在于估量多种电路元素影响，从而为参数设置和布线约束，关键网络端接策略提供一定依据。
　　场景产生器是一块用于数据处理专用板卡，其时钟频率为33MHz，信号速度比较快，布线密度较大，要确保系统正常工作，其PCB设计中必需要处理其信号完整性和EMC问题，本文中，作者使用仿真技术来估量估计可能引发信号完整性，串绕和EMC问题，检测已经完成布线传输性能，综合多方面考虑，定出合理布线约束条件，终端匹配策略等。

2 仿真步骤
　　通常印制板仿真步骤图1所表示，首先要建立起元器件仿真模型，然后进行假设性仿真来确定布线过程中需要参数设置和部分约束条件，接下来在实际布线过程中随时经过线仿真检验布线效果，最终在布线基础完成以后进行板级仿真来检验系统工作性能。
3 仿真模型

　仿真过程中器件需要有对应仿真模型，仿真模型正确性很大程度上就决定了仿真精度。通常使用有IBIS和Spice模型。IBIS是用来描述IC器件输入、输出和I/O Buffer行为特征文件，而且用来模拟Buffer和板上电路系统相互作用。在IBIS模型里关键内容就是Buffer模型，因为这些Buffer产生部分模拟波形，仿真器利用这些波形来仿真传输线影响。因为IBIS描述了Buffer输入和输出阻抗、上升和下降时间和对于不一样情况下上拉和下拉，工程人员能够利用这个模型对PCB板上电路系统进行SI、串扰、EMC以立即序分析。IBIS模型和Spice模型相比含有计算量较小（通常只有对应SPICE模型1/10到1/100）、仿真速度快、无需描述I/O 单元内部设计和晶体管制造参数，保密性强，所以易于从厂商处取得、能够对高速振铃和串扰进行正确精细仿真、考虑了封装寄生参数等优点，所以对于场景产生器PCB仿真，器件仿真模型选择了IBIS模型。
　　IBIS模型能够从厂家网站上搜索，也能够利用编辑器来生成。要自己建立IBIS模型，首先需要获取建立模型必需信息。这些信息包含元件封装类型，管腿数目，管腿名称和信号名称映射关系，器件供电电压大小，元件生产厂家等，有了这些信息以后，作者利用HyplinxIBIS编辑器对场景产生器中全部用到器件生成了对应IBIS模型，存入元器件库中，为后面仿真做好了准备。

4 假设性仿真和线仿真
　　在假设性仿真之前，印制板上大型器件位置已经基础确定，如前所述，此时对于以后布线过程中哪些信号需要终端匹配，使用怎样终端匹配，和多种信号线宽，线距等参数设置应该确定下来，因为这些参数实际上就是布线约束条件，假如指定得不合理，可能使得布线质量不好甚至造成整个过程返工，对于设计人员来说，浪费了大量时间和精力，取得效果却不尽人意，所以，假设性仿真对于PCB设计是很关键。
　　从高速设计见解来看，全部信号中因为时钟信号通常就是芯片工作基准频率，很多操作全部是在其基础上进行，假如时钟全部不正确，就谈不上芯片正常工作了，对于这种关键信号信号完整性应该是仿真首要处理问题。下面作者选出场景产生器中含有代表意义一组时钟信号，进行假设性仿真，来确定这些时钟信号哪些需要采取终端匹配，选择怎样终端匹配最适合。
　　图2所表示，芯片A为一晶振，其1，2，3腿分别给芯片B，芯片D，芯片C提供相同频率（33MHz）时钟作为芯片工作时钟，能够看出，A、B、C位置比较靠近，而D片和A距离较远，因为这种物理位置差异，时钟驱动端到接收端距离不等，时钟线就会有长有短，对于较长时钟线往往需要经过过孔跳层后才能达成接收端，这么过孔影响也表现到了信号中，有时钟线就很短，如时钟线1，表层走线，宽度为8mil（203μm）其总长度仅为306.97mil（7.8mm），有时钟线比较短，如时钟线3，从表层经过孔到中间层走线，宽度为8mil（203μm），其总长度为826.98mil（21mm）,而有时钟线走得距离就比较长，如时钟线2，中间层走线，宽度为10mil（254μm）,中间总长度为3394.6mil（86.2mm）。众所周知，信号从一头到另一头传输是需要一定时间，电信号传输速度可认为靠近光速，所以引发传输延迟时间对于低速数字电路，显然关系不大，但对于高速电路就成为了突出问题，实际上，高速改变信号在长线中传输时，不仅有时间延迟，在端点处还会产生反射，造成波形畸变或产生噪声脉冲，造成电路误动作。传输线这些振铃、过冲、下冲效应伴随线长度增加而愈加显著，所以，对于这些长度不等时钟线应该采取对应方法来改善其传输性能。
　　首先我们对这些时钟信号分别进行仿真，其结果波形出现在仿真器示波器屏幕上，图3中从驱动端1和接收端1’波形能够看出，因为驱动端和接收端本身相距就很近，连接她们导线比较平直，信号传输距离短，驱动端和接收端波形基础重合，说明信号在传输过程中几乎没有什么失真, 所以这种时钟就无需源端或终端匹配就取得了比很好传输性能。驱动端2到接收端2’波形，能够清楚看出，因为信号线变长而引发信号振铃效应，在这种情况下实际上时钟信号就成为系统中一个高频噪声源，影响离它很近信号传输质量，对这种信号在源端串接一个电阻就能够消除其影响，实际上，因为数字系统含有一定抗干扰容量，这种时钟信号传输质量通常认为还是能够接收。
　　不过，伴随时钟信号线深入加长，传输质量就会深入恶化，驱动端3和接收端3’所测得波形，二者不仅在时间上有差异，形状相差也较大，接收端上测得信号电压还有一个大过冲和下冲，其幅度很大，以至于接收端在每个周期会检测到一个多出时钟边缘即我们通常所说假时钟，假如这种时钟信号提供给芯片，很可能引发芯片误操作，从而造成系统整个时序混乱，假如这种情况发生，PCB设计就是失败。波形中高频成份还很可能是一个很严重噪声源，对其它信号造成影响。所以，我们要给时钟信号加上适合终端匹配来改善时钟信号线传输特征，经分析计算，需要在时钟接收端3'上增加一个并联AC电路，其中电阻为50Ω，电容为150pf。
　　现在对这个增加了终端匹配时钟信号重新仿真。这一次，接收器端口波形看起来好多了，图中所表示，大部分过冲和下冲全部已经消除，驱动端和接收端信号形状差异大大减小了，表明传输质量被促进了，实际上，经过增加电容值还能够深入协调波形来消除全部过冲。
　　经过以上分析，我们得出以下结论：信号线长度对传输质量有很大影响，传输质量伴随线长度增加而变差，对于过长信号线，应该采取需要增加源端匹配或终端匹配措施来改善信号传输质量。
　　场景产生器中，因为布线密度较大，很多信号线不可避免需要并行布线，而伴随线和线之间距离越来越近，相互间电磁干扰和耦合程度强度增大了，线串绕问题就越来越突出，串绕有可能引发假时钟，间歇性数据错误等，对邻近信号传输质量造成影响，实际上，我们并不需要完全消除串绕，只要将其控制在系统所能承受范围之内就达成了目标。由产生串绕原理能够知道，缩短并行线长，增加线和线之间距离，改变线宽，改变线厚度，降低介电常数，降低电介质厚度，改变在层间位置全部能够降低串绕强度。
　　下面我们以场景产生器中三条并行信号线（图4）为例，其中驱动端A和接收端A'之间传输线称为Aggressor＃1，B到B'为 Victim，C到C'为Aggressor＃2，为了更为清楚地表现串绕影响，作者经过驱动端A和C给传输线输出相同信号（如一个上升沿），而驱动端B不输出任何信号，保持一个静态，Victim上没有任何信号，假如没有串绕影响话，在接收端B'上应该是测不到任何信号，然而，从图5可知，在B'处测得了信号波形存在，这个信号就是传输线Aggressor＃1和Aggressor＃2对处于静态Victim所造成串绕波形。假如Victim上有数据信号传输，这个串绕叠加到原有信号上，就是很可能引发间歇性数据错误。为了减小串绕影响，我们将信号线间距从8 mil（203μm）增加到12 mil (305μm），而且减小信号线和涂敷平面距离(从原来10mil (254μm）减小到5mil（127μm））然后重新仿真这些信号，波形图5所表示，能够看出，信号线Victim受到串绕大大降低了。
　　以上从信号完整性和串绕角度出发，在时域中对信号进行仿真和调整，通常我们从电磁兼容性即EMC角度出发，在频域中对信号进行仿真分析，并采取合适方法降低其辐射强度，以达成减小电磁干扰目标。
　　一样，我们仍然以场景产生器中关键网络（时钟信号3）为例，对其增加终端匹配前后电磁干扰强度进行仿真。当初钟信号线3上没有终端匹配时，仿真结果图6（垂直条长度显示信号在某个频率上产生电磁辐射强度，两条横线是对辐射程度government限制）所表示，能够清楚看到，信号所产生噪声从0Hz一直延续到1GHz，范围很宽，信号每个频率点上辐射强度是不相同，有部分频率点上辐射强度就超出了government限制，这意味着信号在这一点上电磁干扰已经超出系统所能承受程度，对于这种情况，应该采取方法降低其辐射水平。在此，我们给时钟线加上如前所述AC终端，重新仿真，注意到，超出government限制频率波已经降低到government以下，而且各频率点上辐射强度有所下降，信号整个辐射强度全部降低了。这就说明，对于长线传输信号，增加合适终端匹配网络，不仅改善了信号传输特征，也降低了信号辐射水平，提升了信号质量。

5 板级仿真
　　当PCB板上信号线基础完成后，在正式投版给PCB制造商之前，通常采取板级仿真对整个系统进行检验，和线仿真一样，其信号完整性仿真结果显示在示波器中，EMC分析结果显示在频谱分析仪中。
　　线仿真是一个在设计早期处理信号完整性和EMC问题好方法，在板级仿真时看到很多问题实际上在线仿真时就能够处理，比如说，时钟信号终端设计不正确。然而，也有很多问题只有在布线完成后才能发觉，即使信号是正确设计，但很可能受到其它信号调整影响，可能线长度未能严格限制在布线规范之内，可能信号在各层间跳跃次数太多，等等。这些影响在实际布线还未完成之前是极难估计，找出并处理这些问题就是板级仿真目标。
　　在这里我们使用板级仿真对已经完成场景产生器进行了串绕分析，而要进行串绕分析，使得仿真更为有效，尽可能选择那些对victim信号影响较显著作为aggressors。通常靠victim最近导线引发串绕较大，但有时一个快驱动能够使得离得较远信号成为最大aggressor，对于场景产生器中成千上万条PCB线，期望经过对每一根单独仿真方法去寻求最大aggressor，几乎是不可能。Hyplinx Boardsim提供了两种方法来处理这个问题，第一个就是串绕强度汇报，它快速估量出板上每条信号串绕强度；第二种方法是具体Batch－Mode仿真，在这种情况下能够将大量要仿真信号进行排队并在batch fashion中全部运行，结果出现在汇报文件中。在我们场景产生器板级串绕仿真中，使用是第一个方法，因为串绕强度汇报所提供数据对将怎样信号定为aggressors 和victim起到了强大指导作用，经过它知道需要对哪些信号进行细节查看，从而深入采取方法来改善信号性能。确定了aggressors 和victim后，仿真过程基础上和上述线仿真串绕过程一样。

6 结论
　　伴随数字器件切换速度逐步提升，信号完整性、串绕、EMC分析对于设计成功高速PCB设计而言越来越关键。在设计早期和设计期间进行信号完整性，串绕和EMC分析问题有利于为PCB布线产生约束条件；避免昂贵PCB返工，节省了大量时间；确保满足延时预算；产生高质量印制板；避免繁琐而高耗测试检错等。本文中在场景产生器PCB设计过程中使用仿真技术来处理信号完整性，串绕和EMC问题取得了很好效果，在实际工作中性能稳定，达成了预期效果。