PCB设计标准规范.doc

修改统计
生效时间
修 改 内 容
审批
确定
编写

首次发行

本文件只在盖有红色“受控
文件”印章时，方为受控文件

1.0 目标
本规范要求了本企业PCB设计步骤和设计标准，关键目标是为PCB设计者提供必需遵照规则和约定，提升PCB设计质量和设计效率，提升PCB可生产、可测试、可维护性。
2.0 范围
本《规范》适适用于金锐显数码科技设计全部印制电路板（简称PCB）。
3.0 术语/定义
PCB（Print circuit Board)：印刷电路板。
原理图：用原理图设计工具绘制、表示硬件电路中多种器件之间连接关系电路图。
网络表：由原理图设计工具自动生成、表示元器件电气连接关系文本文件，通常包含元器件封装、网络列表和属性定义等组成部分。
布局：PCB设计过程中，根据设计要求，把元器件放置到板上过程。
Gerber：PCB制作所需要光绘文件。
反标：在设计完成PCB上重新进行序号排列后将该序号重新导回原理图过程。
4.0 资历及训练要求
无
5.0 工作指导
5.1 原理图导PCB
5.1.1 确定原理图内全部器件封装（PCB FOOTPRINT），确保封装正确性，并确保全部PCB封装均采取企业封装库里封装，对新使用器件，在企业库里不能找到封装需根据《封装制作说明及入库程序》建立新封装及入库。
5.1.2 网络表是原理图和PCB接口文件，PCB设计人员应依据所用原理图和PCB设计工具特征，选择正确网络表格式，创建符合要求网络表。
5.1.3.创建PCB板 依据结构图或对应标准板框, 创建PCB结构；注意正确选定PCB坐标原点位置，原点设置标准：单板左边和下边延长线交汇点。板框四角采取倒圆角，倒角半径 2mm。特殊情况参考结构设计要求。板边 0.5mm 为严禁布线区。
5.1.4 依据创建网络表将原理图导入PCB，确保全部封装能导入PCB。
5.2 布局
5.2.1.按结构要求部署定位孔、端口等需要定位器件，并给这些器件给予不可移动属性，并进行尺寸标注。
5.2.2. 依据结构图和生产加工时工艺要求设置印制板严禁布线区、严禁布局区域。依据一些元件特殊要求，设置严禁布线区。
5.2.3. 综合考虑PCB性能和加工效率及成本选择加工步骤。
优选次序为：双层板单面贴装——双层板双面贴装——四层板双面贴装。
5.2.4. 布局操作基础标准
5.2.4.1 遵照“先大后小，先难后易”部署标准，即关键单元电路、关键元器件应该优先布局．
5.2.4.2 布局中应参考原理图，依据主信号流向规律安排关键元器件．
5.2.4.3 布局应尽可能满足以下要求: 连接线尽可能短，关键信号线走最短; 高电压、大电流信号和小电流，低电压弱信号尽可能分开; 模拟信号和数字信号尽可能分开；高频信号和低频信号尽可能分开；高频元器件间隔要充足。
5.2.4.4 相同结构电路部分，尽可能采取“对称式”标准布局；
5.2.4.5 根据均匀分布、重心平衡、版面美观标准优化布局；
5.2.4.6 对于并排器件尽可能确保在同一水平线，增加版面美观，也确保在反标过程中次序性。
5.2.4.7 如有特殊布局要求，应在设计说明上注明。
5.2.5. 同类型插装元器件在X或Y方向上应朝一个方向放置（比如XH/PH插座）。同一
种类型有极性分立元件要求在Y方向上保持一致（比如电解电容），便于生产和检验，尽可能降低使用脚距 < 2mm插件器件，以降低连锡。
5.2.6. 发烧元件应均匀分布，以利于散热，除温度检测元件以外温度敏感器件应远离发烧量大元器件。
5.2.7 除外置端子外,其它插件元件引脚焊盘边距PCB板边4MM以上，PCB长边贴片元件焊盘边距板边3MM以上，PCB短边贴片元件焊盘边距板边5MM以上。长边和短边以HDMI座在哪边为准。
5.2.8. 元器件排列要便于调试和维修，即小元件周围尽可能避开同时放置多个大元件，需调试元器件周围要有足够空间。
5.2.9. 需用波峰焊工艺生产PCB，器件固件安装孔应为非沉铜孔（比如AV座，SCART座固定孔）。当定位孔需要接地时, 应采取分布接地小孔方法和地平面连接，定位孔内径为1.75,外径为3.25,小孔VIAPOWER，而且在距定位孔焊盘边1.5mm处于全部层全部为严禁布线、布局区（图所表示）。 对于机械槽孔周围0.5MM以内不要走线。

5.2.10. BGA和相邻元件距离 > 5mm。其它贴片元件焊盘相互间距离 > 0.7mm；贴装元件焊盘外侧和相邻插装元件外侧距离大于1mm；对于需BOTTOM层贴装元件需距离插件元件引脚2MM以上(边距),且不能被插件元件引脚半包围或包围.严禁贴片插件元件相互包围摆放。
5.2.11. IC去耦电容布局要尽可能靠近IC电源管脚，并使之和电源和地之间形成回路最短。
5.2.12. 用于阻抗匹配目标阻容器件布局，要依据其属性合理部署。 串联匹配电阻布局要靠近该信号驱动端，距离通常不超出12mm。 匹配电阻、电容布局一定要分清信号源端和终端，对于多负载终端匹配一定要在信号最远端匹配。
5.2.13 ESD器件需要紧靠受保护输入输出器件脚。
5.3 布线及设置
5.3.1 布线层设置
假如采取四层板，TOP跟BOTTOM全部为信号层，2层设置为地层，三层设置为电源层，而且中间层不安排布信号线。 为了降低层间信号电磁干扰，相邻布线层信号线走向应尽可能取垂直方向。
5.3.2 线宽设置
线宽设置要考虑电流、信号频率等。
以下表分别是铜厚为35um，50um，70um时线宽所承受最大电流。
宽度mm
电流
A
宽度mm
电流
A
宽度 mm
电流
A
0.15
0.20
0.15
0.50
0.15
0.70
0.20
0.55
0.20
0.70
0.20
0.90
0.30
0.80
0.30
1.10
0.30
1.30
0.40
1.10
0.40
1.35
0.40
1.70
0.50
1.35
0.50
1.70
0.50
2.00
0.60
1.60
0.60
1.90
0.60
2.30
0.80
2.00
0.80
2.40
0.80
2.80
1.00
2.30
1.00
2.60
1.00
3.20
1.20
2.70
1.20
3.00
1.20
3.60
1.50
3.20
1.50
3.50
1.50
4.20
2.00
4.00
2.00
4.30
2.00
5.10
2.50
4.50
2.50
5.10
2.50
6.00
i. 用铜皮作导线经过大电流时，铜箔宽度载流量应参考表中数值降额50%去选择考虑。
ii. 在PCB设计加工中，常见OZ（盎司）作为铜皮厚度单位，1 OZ铜厚定义为1 平方英尺面积内铜箔重量为一盎，对应物理厚度为35um；2OZ铜厚为70um。
iii. 对于本企业现在双面板铜厚为0.5盎司.四层板内层铜厚为1盎司，对0.5盎司应以35um所承受电流减半作为参考标准。
5.3.3 孔及焊盘设置
5.3.3.1 过线孔：
孔径
0.25mm
0.3mm
0.4mm
0.5mm
0.6mm
0.8mm
焊盘直径
0.5mm
0.6mm
0.7mm
1mm
1.2mm
1.5mm
5.3.3.2 板厚和最小孔径关系:
3.0mm
2.5mm
2.0mm
1.6mm
1.0mm
0.6mm
0.5mm
0.4mm
0.25mm
0.2mm
5.3.3.3 盲孔和埋孔： 盲孔是连接表层和内层而不贯通整板导通孔，埋孔是连接内层之间而在PCB板表层不可见导通孔，这两类过孔尺寸设置可参考过线孔。 应用盲孔和埋孔设计时应对PCB加工步骤有充足认识，避免给PCB加工带 来无须要问题，必需时要和PCB供给商协商。
5.3.3.4 测试孔：测试孔是标识电源电压及特殊信号测试孔（图所表示）。

5.4 特殊布线区间设定
特殊布线区间是指PCB上一些特殊区域需要用到不一样于通常设置布线参数，如一些高密度器件需要用到较细线宽、较小间距和较小过孔等，或一些网络布线参数调整等，需要在布线前加以确定和设置。
5.5. 布线
5.5.1 关键信号线优先：电源、模拟小信号、高速信号、时钟信号和同时信号等关键信号优先布线，密度优先：从PCB上连接关系最复杂器件着手布线。从PCB上连线最密集区域开始布线。
5.5.2 为时钟信号、高频信号、敏感信号等关键信号必需进行包地屏蔽处理，并确保其最小回路面积。必需时应加大安全间距等方法，确保信号质量，降低EMI。
5.5.3 信号线和其回路组成环面积要尽可能小，环面积越小，对外辐射越少，接收外界干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面和关键信号走线分布，预防因为地平面开槽等带来问题；在双层板设计中，在为电源留下足够空间情况下，应该将留下部分用参考地填充，且增加部分必需孔，将双面地信号有效连接起来，对部分关键信号尽可能采取地线隔离，对部分频率较高设计，需尤其考虑其地平面信号回路问题。
5.5.4 串扰控制：串扰（CrossTalk)是指PCB上不一样网络之间因较长平行布线引发相互干扰，关键是因为平行线间分布电容和分布电感作用。克服串扰关键方法是： 加大平行布线间距，尽可能遵照3W规则、在平行线间插入接地隔离线、减小布线层和地平面距离。
5.5.5 走线开环检验： 不许可出现一端浮空布线, 关键是为了避免产生"天线效应"，降低无须要干扰辐射和接收，不然可能带来不可预知结果。
5.5.6 阻抗匹配检验： 同一网络布线宽度应保持一致，线宽改变会造成线路特征阻抗不均匀，当传输速度较高时会产生反射，在设计中应该尽可能避免这种情况。在一些条件下，如HDMI引出线，BGA封装引出线类似结构时，可能无法避免线宽改变，应该尽可能降低中间不一致部分有效长度。
5.5.7 走线终止网络： 星形和菊花链为两种基础拓扑结构, 其它结构可看成基础结构变形, 可采取部分灵活方法进行匹配。在实际操作中要兼顾成本、功耗和性能等原因，通常不追求完全匹配，只要将失配引发反射等干扰限制在可接收范围即可。
5.5.8 走线闭环检验： 预防信号线形成自环，自环将引发辐射干扰。
5.5.9 走线谐振：关键针对高频信号设计而言，即布线长度不得和其波长1/4成整数倍关系，以免产生谐振现象。
5.5.13 走线长度控制：在设计时让布线长度尽可能短，对有分枝走线尽可能控制分枝长度，以降低因为走线过长带来干扰问题，尤其是部分关键信号线，如时钟线。
5.5.14 PCB走线设计中应避免产生锐角和直角，避免走线从器件内角走出（图），
会产生无须要辐射，同时工艺性能也不好。

5.5.13 过孔和贴片焊盘保持0.2MM以上距离,电源过孔和插件焊盘需保持1MM以上距离。
5.5.15 差分走线：差分线间不能用地隔离，尽可能靠近并走等长线。
5.5.16 增加必需去耦电容，滤除电源上干扰信号，使电源信号稳定，在双层板设计中，通常应该使电流先经过滤波电容滤波再供器件使用，同时还要充足考虑到因为器件产生电源噪声对下游器件影响，在设计时，还要考虑到因为传输距离过长而带来电压跌落给器件造成影响，必需时增加部分电源滤波环路，避免产生电位差。
5.5.17 为了降低线间串扰，应尽可能确保线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%电场不相互干扰，称为3W规则（图所表示）。如要达成98%电场不相互干扰，可使用10W间距。

5.6 丝印排布及标识
5.6.1 重新丝印排序，根据PCB从下到上，从左到右进行丝印大小次序重新排列。
5.6.2 对于BOTTOM层有放置器件和正面器件一起按次序进行排列，只在BOM上区分，在原理图属性上添加ROOM属性，在准备反标前，将BOTTOM层器件全部给予ROOM 1属性，对TOP层器件全部给予0属性，在导BOM时候把ROOM属性一起导出来即可。
5.6.3 反标，将重新排序PCB反标回原理图，以达成PCB和原理图一致性。
5.6.4 丝印排列，对丝印进行排列，要求和器件排放方向一致，水平排放器件丝印必需水平放置，垂直排放器件丝印必需垂直放置，排放需整齐美观。整板丝印只能有两种方向。对字体大小设置图，对器件编号丝印采取1号字体。

5.6.5 标识，对端口及全部插座进行功效标识，并在BOTTOM层每一个插座脚功效全部需要有丝印标识，对电源测试点需在BOTTOM层作明确标识（图示，字体为1号字体）。在TOP层需增加板型（采取3号字体）、版本号（采取2号字体）、设计日期（采取2号字体）标识（排列图示），而且此标识应摆放在LVDS周围，形成规则以方便内部及用户查找。

5.6.6 生产相关标识，在TOP层需要添加20*5方框作为生产计划单号粘贴处，并在框内注明P/O（采取3号字体）字样，在TOP层加以下图DIP方向示意箭头，采取SHAPE，并添加DIP字样（采取3号字体），在BOTTOM层添加38*13方框作为生产条码粘贴处，并在框内注明S/N（采取3号字体）字样，在BOTTOM层添加13*10mm椭圆框作为QC PASS粘贴处，并在框内注明QC PASS（采取2号字体），在BOTTOM层添加20*10方框，作为PCB板厂LOGO放置处，并尽可能排放整齐。在这些方框下面不能有器件、丝印。

5.7 铺铜
5.7.1 在板边缘如有信号线会向外辐射电磁干扰。尽可能在板边周围不走线并铺地，尽可能能打过孔，对于实在无法实现层也要确保在相邻层能够实现，且该层边缘信号走线不超出相邻层边缘地。
5.7.2 不许可出现细长浮空地线，尽可能修整铺铜角度，尖角以弧形线进行修整。
5.7.3 孤立铜区控制：死铜出现，将带来部分不可预知问题，所以将孤立铜区和别信号相接，有利于改善信号质量， 通常是将死铜区接地或删除。
5.7.4 在发烧量大元器件BOTTOM层需添加散热裸铜（LDO，DCDC，功放等），所添加散热裸铜为边长1.5mm正方形且边角必需为圆角，半径为0.1mm（图示），两个SOD间距不能小于1mm。

5.7.5 需要过波峰焊PCB，对插件器件脚之间<=2mm，需要添加拖锡焊盘，拖锡焊盘尺寸图示，而且该拖锡SHAPE必需放在在焊盘中心点。

5.8 设计评审及检验
5.8.1 评审步骤：在布局走线完成后需要由硬件部全部硬件工程师共同进行一次评审。在出Gerber前需进行自检并提交《PCB检验表》由工程组检验工艺经过方可出Gerber给到工程组，由工程组发出到板厂进行PCB制板。布局走线完成评审由硬件部全部硬件工程师共同评审。
5.8.2 关键自检项目：
5.8.2.1 分别作Design Rules Check、Unconnected Pins、Delete unconnected shapes

24mm

检验。
5.8.2.2 检验结构尽寸是否符合设计要求。
5.8.2.3 采取CAM350对Gerber各层进行检验。
5.8.2.4 根据《PCB检验表》进行逐项检验，并提交该汇报到工程组。
5.9 PCB设计阶段命名方法。
5.9.1 设计各阶段PCB命名方法：
5.9.1.1 原理图导进PCB后命名：板型名称_版本号_日期+字母_export_PCB
比如：CV106L_V1.1_0419A_export_pcb.
在设计直到重排序前全部以这种方法命名，所不一样是日期，假如是在同一日期则以字母来区分。
5.9.1.2 在重新排序后名命：板型名称_版本号_日期+字母_rename_PCB
比如：CV106L_V1.1_0419A_rename_pcb.
在真正完成前重排序后全部以这种方法命名，所不一样是日期，假如是在同一日期则以字母来区分。
5.9.1.3 在完成PCB设计后命名：板型名称_版本号_日期+字母__PCB
比如：CV181H-A-12_110321a_pcb.
5.9.2 Gerber命名及相关文档。
5.9.2.1板型名称-版本号_ 日期+字母_Gerber
比如：CV181H-A-12_110321a_gerber
5.9.2.2 Gerber压缩包文件包含（共10个文件）：
TOP.art：底层文件
BOTTOM.art：底层文件
Manufactory.art：机械层文件
SilkBottom.art：底层丝印文件
SilkTop.art：顶层丝印文件
SoldBottom.art：底层阻焊文件
SoldTop.art：顶层阻焊文件
XXX.drl 钻带文件
元件坐标中心.txt：贴片器件坐标中心文件
制板说明.txt：必需清楚说明特殊要求、板名、板面积、表面工艺处理、各层文件定义、铜铂厚度、板厚度、相关责任人及联络方法，方便PCB加工厂能清楚了解并立即沟通。
6.0 文件或统计
6.1 《封装制作说明》
6.2 《设计和开发程序》
6.3 《PCB检验表》
7.0 附件