数字钟优秀课程设计.doc

数字钟课程设计

设计目标
深入掌握各芯片逻辑功效及使用方法。
深入掌握数字钟设计方法和和计数器相互级联方法。
深入掌握数字系统设计和数字系统功效测试方法。
深入掌握数字系统制作和布线方法。
设计要求
设计指标
数字钟含有显示时、分、秒功效；
有校时功效，能够分别对时及分进行单独校时，使其校正到标按时间；
计时过程含有报时功效，当初间抵达整点前10秒进行蜂鸣报时，报时声音四低一高；
而且要求走时正确。
设计要求
画出电路原理图（或仿真电路图）；
元器件及参数选择，有相关原器件清单；
制作要求  自行装配和调试，并能发觉问题和处理问题。
编写设计汇报  写出设计和制作全过程，附上相关资料和图纸，有心得体会。
总体概要设计
数字钟实际上是一个对标准频率（1HZ）进行计数计数电路。因为计数起始时间不可能和标按时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准1HZ时间信号必需做到正确稳定。通常使用石英晶体振荡器电路组成数字钟。图1所表示为数字钟通常组成框图。

图1 数字钟组成框图 
晶体振荡器电路　　
晶体振荡器电路给数字钟提供一个频率稳定正确32768Ｈz脉冲，可确保数字钟走时正确及稳定。不管是指针式电子钟还是数字显示电子钟全部使用了晶体振荡器电路。
分频器电路　　
分频器电路将32768Ｈz高频方波信号经74LS4060和74LS250二分频分频后得到1Hz方波信号，能够供秒计数器进行计数。分频器实际上也就是计数器。
时间计数器电路　　
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器立即个位和时十位计数器电路组成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器能够设计为12进制计数器或24进制计数器，我们这里依据自己意愿设计成24进制计数器。
译码驱动电路　　
译码驱动电路将计数器输出8421BCD码转换为数码管需要逻辑状态，而且为确保数码管正常工作提供足够工作电流。
数码管　　
数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采取为ＬＥＤ数码管。
各单元模块设计和分析
晶体振荡器电路
晶体振荡器是组成数字式时钟关键，它确保了时钟走时正确及稳定。
图2所表示电路经过ＣＭＯＳ非门组成输出为方波数字式晶体振荡电路，这个电路中，ＣＭＯＳ非门Ｕ１和晶体、电容和电阻组成晶体振荡器电路，Ｕ２实现整形功效，将振荡器输出近似于正弦波波形转换为较理想方波。输出反馈电  阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门功效近似于一个高增益反相放大器。电容Ｃ１、Ｃ２和晶体组成一个谐振型网络，完成对振荡频率控制功效，同时提供了一个１８０度相移，从而和非门组成一个正反馈网络，实现了振荡器功效。因为晶体含有较高频率稳定性及正确性，从而确保了输出频率稳定和正确。
晶体XTAL频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于降低分频器级数。
从相关手册中，可查得C1、C2 分别为20pF，和200PF当要求频率正确度和稳定度更高时，还可接入校正电容并采取温度赔偿方法。
因为CMOS电路输入阻抗极高，所以反馈电阻R1可选为20MΩ。较高反馈电阻有利于提升振荡频率稳定性。 
脉冲输出端

图2 晶体振荡器电路图

分频器电路
通常，数字钟晶体振荡器输出频率较高，为了得到１Ｈz秒信号输入，需要对振荡器输出信号进行分频。
通常实现分频器电路是计数器电路，通常采取多级２进制计数器来实现。比如，将32767Ｈz振荡信号分频为１ＨZ分频倍数为32767（２１５），即实现该分频功效计数器相当于１５极２进制计数器。
本试验中采取CD4060来组成份频电路。CD4060在数字集成电路中可实现分频次数最高，而且CD4060还包含振荡电路所需非门，使用更为方便。
ＣＤ4060计数为最高为１４级２进制计数器，能够将32767ＨZ信号分频为２ＨZ，而经过74LS90能够将它分为1HZ信号。图3所表示，能够直接实现振荡和分频功效。 

图3 CD4046和74LS90分频电路图
时间计数单元
时间计数单元有时计数、分计数和秒计数等多个部分。
时计数单元通常为24进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为６０进制计数器，其输出也为8421BCD码。
本试验采取了74LS90 用两块芯片进行级联来产生60进制和24进制
秒个位计数单元为１０进制计数器，无需进制转换，只需将Ｑ0和ＣＰ1（下降沿有效）相连即可。ＣＰ0（下降没效）和１ＨZ秒输入信号相连，Ｑ3可作为向上进位信号和十位计数单元ＣＰ1相连。
秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器电路连接，其中Ｑ2可作为向上进位信号和分个位计数单元ＣＰ0相连。
分个位和分十位计数单元电路结构分别和秒个位和秒十位计数单元完全相同，也是分个位计数单元Ｑ3作为向上进位信号应和分十位计数单元ＣＰ0相连，分十位计数单元Ｑ2作为向上进位信号应和时个位计数单元ＣＰ0相连。60进制连接图4所表示。
时个位计数单元电路结构仍和秒或个位计数单元相同，不过要求，整个时计数单元应为24进制计数器，所以在两块74LS90组成100进制中截取24，就得在24时候进行异步清零。24进制计数功效电路图5所表示。

图4  60进制计数器电路

图5  24进制计数器电路

译码驱动及显示单元
计数器实现了对时间累计以8421BCD码形式输出，选择显示译码电路将计数器输出数码转换为数码显示器件所需要输出逻辑和一定电流，选择74LS47作为显示译码电路，选择74LS546八段共阳LED数码管作为显示单元电路，图6所表示。

图6 译码驱动和显示电路
校时电源电路
当重新接通电源或走时出现误差时全部需要对时间进行校正。通常，校正时间方法是：首先截断正常计数通路，然后再进行人工出触发计数或将频率较高方波信号加到需要校正计数单元输入端，校恰好后，再转入正常计时状态即可。
依据要求，数字钟应含有分校正和时校正功效，所以，应截断分个位和时个位直接计数通路，并采取正常计时信号和校正信号能够随时切换电路接入其中。图7所表示为所设计校时电路。

图7 校正电路
整点报时电路
通常时钟全部应含有整点报时电路功效，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方法是发出连续或有节奏音频声波，较复杂也能够是实时语音提醒。
依据要求，电路应在整点前10秒钟内开始整点报时，即当初间在59分51秒到59分59秒期间时，报时电路报时控制信号。报时电路选74HC30，作为选蜂鸣器为电声器件，选择CC4016模拟开关作控制，使蜂鸣器能够一响一停。图8所表示。

电路安装和调试
在完成了理论设计基础上，进行对自己设计不大肯定电路，利用软件Multism进行模拟，依据成功是否再进行修正以后，开始电路安装和调试。
在拿到了工具和器材以后，首先对各元器件进行测试，检验是否芯片存在问题。
在确定没有问题以后，就能够根据布线方案来进行布线了。
我布线方案，
首先安装驱动和计数模块。对译码驱动电路和计数电路同时布线，不过，先只进行它一个显示管和一块74LS47和一块74LS90（秒个位）安装，当验证产生计数没有问题时，才尽一步对它进行扩展，安装秒十位，分个位和十位，以立即个位和十位，并进行检验，为何不安装完驱动模块再进行计数模块安装呢？  我认为这么能够方便我们检验（当然我检验脉冲现在不一定是1HZ，所以我利用面包板上自带脉冲输出），当装完了那么一个庞大电路后，一旦哪里犯错，进行检验怎么说也是个难事。
其次安装是晶体振荡电路电路。根据理论设计和已经在Multism 软件中验证过电路进行安装，当然实际安装中有不可预见问题可能发生，我才用示波器来观察，果然，象设计和预料那样，1HZ脉冲波形出现。
再次安装模块是校时模块。接出图7电路然后和计数模块相连接。在这个连接中，我们原来设计是采取单刀双制开关，不过因为在试验室没有这么开关，我们设计只好稍微做下修改，这么设计我认为在数字电子设计中是常见。一个经典接法。
最终要接是正点报时电路。这个部分是我们平时没怎么试验和设计过部分，说实际，在做这个设计之前，心理真没有底到底蜂明器是怎么工作，怎样去驱动它才能让它正常工作。第一个在我脑海里产生利用555接一个电子琴电路，再加上模拟开关来选择高低声音，理论上设计没问题，也对它包有很大信心。不过在实习过程中，在做这个人时候，到中午了，于是我回来了，我想利用Internet搜索点对自己设计有用信息来，偶然一个蜂明电路启发了我，那就是现在如设计图纸中那个报时电路。不过，先发觉报时电路声音比较低，于是我决定见效电阻使声音适宜。
完成了布线过程以后，就是一个综合测试，因为在各个模块安装，布线认真和有条理性，综合测试，一次成功，本人认为教为不错！而且就整个试验来说因为设计原理时态度认真，严谨和对这次实习重视，和考虑问题全方面和方案多样性，使得装配，布线，和调试几乎没有什么大问题难倒我，一切全部还比较顺利和成功！记得在一个试验室一起做试验同学中，我试验是第一个完成，综合测试成功那一刻，很兴奋！
总结
设计过程中碰到问题及其处理方法。
在检测面包板情况过程中，出现本该相通地方被断了导线堵塞，用镊子将其挑出。
在检测74LS47驱动电途经程中发觉有两个数码管显示数字是没有规律（不是从0到9显示），正是因为我们布线整齐简明，经过检验发觉是74LS47其中两跟译码线和显示管脚连接犯错，交换，就OK了！
在连接晶振过程中，晶振起振，不过输出脉冲显著不是1HZ，对照设计电路检验，发觉CD4060输出管脚接错，接上3号管脚，一切OK！。
在制作报时电途经程中，发觉蜂鸣器在57分59秒时候就开始报时，后经检测电路发觉是因为把74HC30芯片当16引脚芯片来接，以至接线全部错位，重新接线后能正常报时。
在部署地线和5V电压线时，不甚把两线接到了一起，造成整个板没法工作。
经认真检验，排除了问题！
设计体会
在此次数字钟设计过程中，更深入地熟悉了芯片结构及掌握了各芯片工作原理和其具体使用方法。
在连接六进制、十进制、六十进制进位及十二进制接法中，要求熟悉逻辑电路及其芯片各引脚功效，那么在电路犯错时便能正确地找犯错误所在并立即纠正了。
在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致，比如仿真连接示意图中，往往没有接高电平16脚或14脚和接低电平7脚或8脚，所以在实际电路连接中往往轻易遗漏。又比如74HC390芯片，其本身就是一个十进制计数器，在仿真电路中必需连接反馈线才能正常显示，而在实际电路中无需再连接，所以仿真图和电路连接图还是有一定区分。
在设计电路连接图中犯错关键原因全部是接线和芯片接触不良和接线错误所引发。
对该设计提议
此次数字钟设计重在于仿真和接线，即使能把电路图接出来，并能正常显示，但对于电路本身原理并不是十分熟悉。总来说，经过这次设计试验更深入地增强了试验动手能力。
元器件清单
试验中所需器材
5V电源。
面包板1块。
示波器。
万用表。
镊子1把。
剪刀1把。
拨线铨1把。
导线 若干
共阳八段数码管6个。
74LS90芯片7块。
74LS47芯片6块。
74LS51芯片1块。
74LS30芯片1块。
74LS08芯片1块。
74LS04芯片1块。
CD4060芯片1块。
CC4016芯片1块。
1KΩ电阻1个。
100Ω电阻6个。
10MΩ电阻1个。
20p电容1个。
200p电容1个。
32.768k时钟晶体1个。
β=130三极管。
蜂鸣器。