IC专业课程设计题目电子系.doc

电子系IC课程设计题目
秋
课程设计汇报统一要求：
（1） 课程设计汇报模板为《华中科技大学本科毕业设计论文模板》。必需包含：汉字摘要、关键词、Abstract、Key Words、目录、正文、致谢、参考文件。能够将部分代码或网表放在论文附录中。
（2） 正文通常要求：题目标了解和介绍，理论推导和计算，仿真和研制结果，结论。另外加上一章《心得体会》，给出课程设计中酸甜苦辣和心得体会，和个人在该项目组中负担工作、工作量百分比。
（3） 对于数字IC题目，正文应包含：题目要求及了解、系统设计（得到系统框图和各模块设计规格）、模块设计（要求、过程、仿真、仿真结果分析）、整体电路仿真和综合、源代码和注释、结论及讨论、心得体会。
（4） 对于模拟IC题目，正文应包含：题目要求及了解、系统设计、模块设计（电路结构、电路参数手工推导、电路指标手工验证）、电路仿真（含模块仿真和系统仿真，包含仿真电路图、带注释仿真网表、仿真波形及分析）、结论及讨论、心得体会。结论部分要求以表格形式对设计指标、手工计算指标、和仿真指标进行一一对照和比较分析。
（5） 强烈要求有组内分工，并从课程设计汇报中得到表现。个人完成工作详写，组内其它人完成工作略写。完全相同或稍有区分论文分数不会很高。

1、低频唤醒电路设计
指导老师：邹志革 （, 87541768）
助教：肖忠侠（， ）

低频唤醒技术由谐振电路发展而来，当日线接收到谐振频率信号时便会使电路发生谐振而产生感应电压。将唤醒信号调制到能产生谐振低频载波上，经过电路检测接收低频信号并放大，对信号深入处理达成唤醒目标。
设计任务：
设计一个125KHz低频唤醒电路。经过LC并联谐振天线接收载波信号，设计电路将接收到信号进行放大，经过迟滞比较器将基带信号为1时125KHz正弦波变换为方波（注意迟滞量），使用计数器对方波进行计数，计数器溢出时给出唤醒信号。
任务要求：
1. 查阅低频唤醒电路相关资料；
2. 基于0.18um，3.3V CMOS工艺进行设计，采取Hspice或Cadence Spectre软件进行仿真。
3. 设计适宜电路架构，完成器件尺寸设计和计算；
4. 运放开环增益大于40dB；
5. 计数器采取8位计数器；
6. 输入基带信号为4Kbps，载波频率为125KHz，采取ASK调制方法，输入幅值为2-10mVpp，参考输入激励：
PWL(0us 0v 4us 0.0005v 8us -0.0005v 12us 0.001v 16us -0.001v 20us 0.0014v 24us -0.0014v 28us 0.0018v 32us -0.0018v 36us 0.002v 40us -0.002v 44us 0.002v 48us -0.002v 52us 0.002v 56us -0.002v 60us 0.002v 64us -0.002v 68us 0.002v 72us -0.002v 76us 0.002v 80us -0.002v 84us 0.002v 88us -0.002v 92us 0.002v 96us -0.002v 100us 0.002v 104us -0.002v 108us 0.002v 112us -0.0018v 116us 0.0017v 120us -0.0017v 124us 0.0013v 128us -0.0013v 132us 0.0008v 136us -0.0008v 140us 0.0005v 144us -0.0005v 148us 0.0003v 152us -0.0003v 156us 0.0002v 160us -0.0001v 164us 0.0001v 168us 0v 172us 0v 176us 0v 180us 0v 184us 0v 188us 0v 192us 0v 196us 0v 200us 0v r=0)
7. 完成设计汇报。
参考电路结构框图：

2、带隙参考源设计
指导老师：邹志革 （, 87541768）
助教：赵程（ ，）

带隙电路是应用比较广泛一个模拟电路，它关键用来提供受温度和输入电压等影响很弱稳定电压。通常由开启和偏置电路，运放电路和基准电压产生电路三部分组成。以下图所表示。

图 带隙电路基础结构
要求：基于0.18um CMOS工艺设计一个带隙电路，指标要求以下：
（1）温度在-25℃—125℃之间改变时，输出电压REF温度抑制比小于20ppm/℃，且在40℃时温度系数为0；
（2）输入电压Vcc在2.8V—4V之间改变时，输出电压REF电压抑制比小于280ppm/V；
（3）电路开启时间（即在Vcc端加一个从0到3.3V阶越电压，得到稳定输出电压REF所需时间）小于3us；
（4）整个电路功耗电流小于15uA。
注意：上面所给设计指标并不是很苛刻，有余力同学能够做一下下面工作：
（1）尽可能优化上面各项指标，比如温度系数越低越好，功耗越低越好等等；
（2）除TT工艺角外，兼顾其它工艺角下电路各项性能参数；
（3）设计电路时，兼顾一下后期版图设计（不要求做版图），比如基准电压产生电路中所用PNP个数应该是平方数，百分比电阻设计等；
（4）以上是基础带隙电路设计，能够考虑一下高阶曲率赔偿问题。
3、单总线接口（OWI）电路设计和验证
指导老师：雷鑑铭（, 87541768）
助教：贾涵（ , ）

设计任务：
完成OWI对芯片内部存放器读写，所以本OWI总线作为从机设计使用。OWI接口采取一根线和芯片内部存放器进行通信，只占用一个硬件接口资源。
任务说明：
经过OWI接口访问从机协议以下：
a) 初始化
b) ROM功效命令
c) 存放器功效命令
d) 传输数据
OWI接口需要严格协议来确保数据完整性，当主机呼叫从机时，从机才能应答，然后交换数据数据。图1所表示是开启一次主机和从机通信所需初始化过程，复位脉冲后应答脉冲表明从机已经准备就绪，只要收到正确ROM和存放器功效命令，即可接收数据。

图1 初始化过程：应答和复位脉冲
下表以一次数据传输命令为例说明OWI接口数据传输过程。
表1 一次数据传输

设计要求：
1、仔细研究OWI协议；
2、完成OWI对存放器读写功效；
3、完成SPEC定义、代码编写、仿真、综合等任务。
4、传感器接口LNA设计
指导老师：雷鑑铭（, 87541768）
助教：李金山（，）

应用背景：设计一个传感器接口LNA（低噪声放大器）电路，调理传感器模拟输出信号，传感器信号带宽约为1KHz。
设计要求：
1， 确定传感器接口信号调理电路常见结构。
2， 实现对传感器输出模拟信号滤波处理。
3， 实现LNA电路增益可调，调整范围1~10倍，步长为1。
4， 实现低噪声，低功耗。
LNA电路参考性能指标如以下表格所表示：
参数
最小值
最大值
单位
备注
供电电压，VDD
1.8
3.3
V

输入电压
0
VDD
V

输出电压
0
VDD-0.3
V

共模抑制比
80

dB

非线性

100
PPM

小信号带宽

30
KHz

噪声

38
nV√HZ

失调电压

200
uV

增益
0
20
dB
可编程控制

5、过热保护电路设计
指导老师：童乔凌（，）
助教：闵闰 （，）
设计任务：
设计一个过热保护电路，经过检测芯片温度来控制芯片工作状态。当芯片工作环境温度或功率管功耗过大而引发管芯温度超出150℃，过温保护电路输出控制信号为高电平，关断芯片工作；直到温度降至115℃时，过温保护电路输出控制信号变为低电平，芯片恢复正常工作。
任务要求：
1. 查阅过热保护电路相关资料；
2. 基于0.18um，3.3V CMOS工艺进行设计，采取Hspice或Cadence Spectre软件进行仿真。
3. 设计适宜电路架构，完成器件尺寸设计和计算。电路使用带隙基准输出电压作为电压参考源，利用三极管发射结负温度系数实现温度检测。
4. 当温度升高至150℃时，输出控制信号为高电平；
5. 当温度降低至115℃时，输出控制信号为低电平；
6. 完成设计汇报。

6、8位SAR-ADC设计
指导老师：邹雪城 87541768
助教：王任才( ，)
逐次迫近型模数转换器（SAR-ADC）含有中等转换精度和中等转换速率，相较于其它类型ADC，含有低功耗和结构简单特点，而且易于实现多路转换，在转换精度、转换速度、功耗和成本方面含有整体优势。它能够分成三个关键模块：DAC、比较器、数字控制部分。
设计任务：
基于0.18umCMOS工艺，设计一个采样速率为50ks/s，精度为8位低功耗逐次迫近型ADC。其性能指标应满足以下：
1） 有效位数EN0B>6.5；
2） 积分非线性|INL|<2LSB;
3） 微分非线性|DNL|<1.5LSB;
4） 无漏码；
5） 静态功耗低于36uW;
任务要求：
1） 查阅SAR-ADC电路相关资料，掌握SAR-ADC电路结构和工作原理；
2） 基于Hspice或Cadence Spectre，及modlesim进行功效仿真和设计；
3） 完成设计汇报。

7、IIC总线设计
指导老师：刘政林 （87611245-8422，）
助教：鲁赵骏(，)
设计任务：
使用Verilog硬件描述语言完成IIC总线设计，并使用ModelSim软件完成功效仿真，采取综合工具完成电路综合。
任务说明：
(1) 系统时钟clk为50MHz；
(2) 采取7位寻址方法（存放器地址设为8’b1010_101），支持100kHz和400KHz通信速率；
(3) 存放器容量256*8bit，要求能够在不犯错前提下连续读写10字节以上数据，并能够实时在“读”、“写”状态下自由转换；
(4) 整个设计包含IIC Master控制器模块和256*8bitEEPROM模块。
任务要求：
(1) 查阅标准I2C总线规范和其它相关资料；
(2) 用Verilog语言编写RTL代码；
(3) 用Verilog语言编写testbench测试代码；
(4) 用ModelSim完成功效仿真；
(5) 完成设计汇报。

8、有源滤波器设计
指导老师：张科峰（87611245，）
助教：王砚 （， ）
任务：滤波器关键是用来对信号处理，即使有用信号经过，对无用信号进行衰减电子装置。对于早期滤波器实现工具是无源分立RLC元件，因为无源滤波器中电感体积庞大、损耗大、难以实现小型化。所以无源滤波器很快被有源滤波器替换，本设计要求基于0.18um CMOS工艺设计一个三阶有源低通滤波器 ，具体要求以下：
（1） 输入输出直流电平为0.9V;
（2） 供电电压为：1.8V;
（3） 单端输入信号摆幅为：50mV;
（4） 二倍频衰减：≥9dB;
（5） LPF带宽： 20MHz；
（6） 通带增益及功耗不作要求

9、全差分折叠式共源共栅运算放大器设计
指导老师：刘冬生（87611245转8410/8508，）
助教：李伦（ ，）
全差分电路对共模噪声含有较强抑制能力，全差分折叠式共源共栅运算放大器在高精度采样保持等电路中含有广泛应用，本题目要求使用0.18um工艺设计一款全差分折叠式共源共栅运算放大器。
设计指标以下：
1. 工作电源电压范围：1.62—1.98V；
2. 共模电压输入范围为0.7—1.5V；
3. 开环低频增益>75dB；
4. 相位裕度>60º；
5. 低频共模抑制比（CMRR）大于60dB；
6. 低频电源抑制比（PSRR）大于60dB；
7. 负载电容为2pF时转换速率大于25V/us；
8. 负载电容为2pF时单位增益带宽大于2MHz；
9. 静态工作电流小于400uA。
设计要求以下：
1. 选择适宜电路结构；
2. 合理分配各mos管过驱动电压；
3. 合理分配各支路工作电流；
4. 选择适宜mos管尺寸；
5. 使用hspice或candence对电路进行仿真；
6. 对电路仿真结果进行分析。

10、双电源检测电路设计和实现
指导老师：余国义（ ， ）
助教：钟建福 QQ：

应用背景：在传感器SOC芯片实际应用过程中，会出现多电源供电情况（如5V/3.3V）,设计一个能够检测出两种不一样电源情况下电路，在5V时输出低电平，3.3V时输出高电平。输出检测电平作为下一级电压调制电路控制信号。
原理：检测电路包含电阻分压DIV、基准电压REF和比较器COM，在VDD为5V时，比较器输出低电平；在VDD为3.3V时，比较器输出为高电平。

要求：
1、 基于0.18um CMOS工艺完成上述各个模块电路设计。
2、 功耗要求<200uW。
3、 要求设计开启电路，电路在上电过程正常工作。
4、 在不一样工艺角下仿真MOS（TT，FF，SS，FNSP，SNFP）、RES等，全部需要能输出正确结果。
5、 基于Cadence Spectre进行设计仿真。
6、 完成设计汇报。

11、SPI slave接口电路设计
指导老师：郑朝霞（87541768，）
助教：彭康康 （，）

设计任务：设计一SPI slave接口电路。
SPI(Serial Peripheral Interface--串行外设接口)总线系统是一个同时串行外设接口，它能够使MCU和多种外围设备以串行方法进行通信以交换信息。SPI有三个寄存器分别为：控制寄存器SPCR，状态寄存器SPSR，数据寄存器SPDR。外围设备包含FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可直接和各个厂家生产多个标准外围器件直接接口，该接口通常使用4条线：串行时钟线（SCLK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI和低电平有效从机选择线NSS(有SPI接口芯片带有中止信号线INT、有SPI接口芯片没有主机输出/从机输入数据线MOSI)。
接口信号
（1）MOSI – 主器件数据输出，从器件数据输入
（2）MISO – 主器件数据输入，从器件数据输出
（3）SCLK –时钟信号，由主器件产生,最大为fPCLK/2，从模式频率最大为fCPU/2
（4）NSS – 从器件使能信号，由主器件控制,有IC会标注为CS(Chip select)
在点对点通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。

  多个从器件硬件连接示意图
在多个从器件系统中，每个从器件需要独立使能信号，硬件上比I2C系统要稍微复杂部分。
SPI接口在内部硬件实际上是两个简单移位寄存器，传输数据为8位，在主器件产生从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。以下图所表示，在SCLK上升沿上数据改变，同时一位数据被存入移位寄存器。
设计要求：
1， 完成Verilog HDL coding；
2， 进行coding可综合语法检测；
3， 完成功效仿真；
4， 感爱好能够基于FPGA平台进行电路验证。