DC-DC升压变换器芯片的过压保护电路版图设计.doc

(完整版)DC-DC升压变换器芯片的过压保护电路版图设计

重庆大学本科学生课程设计任务书

课程设计题目
DC-DC升压变换器芯片的过压保护电路版图设计
学院
光电工程学院
专业
电子科学与技术
年级
2012
已知参数和设计要求：
已知用于DC—DC升压变换器芯片的过压保护电路电路结构及其参数如图1所示。

图1 过压保护电路
设计要求：
根据设计的电路，利用Cadence Virtuoso软件进行原理图绘制和版图设计，要求版图满足相应设计规范及相应性能指标,利用Mentor Graphics公司的Calibre软件对版图进行DRC LVS验证,并从版图中提取带寄生参数的网表；根据从版图中提取的参数,用Cadence Spectre软件对电路进行后仿真，并与前仿真性能指标相比对;
学生应完成的工作：
（1）根据设计的电路，利用Cadence Virtuoso软件进行原理图绘制和版图设计，要求版图满足电连接及设计规范,并从版图中提取带寄生参数的网表;
(2）根据从版图中提取的参数，用Cadence Spectre软件进行仿真；
(3)撰写设计报告、答辩。
课程设计的工作计划：
2015.6.23~2015.6.29（一周）：熟悉Cadence和Mentor Graphics的软件并想学长学习基本的版图绘制；按照给出的设计要求和参数，对设计的电路进行版图设计，并从版图中提电路网表和寄生参数；并根据从版图中提取的参数，用Cadence Spectre软件进行仿真。将仿真结果与前仿真结果进行比较，如不满足设计指标要求，则修改版图，再提取参数、仿真比对，直到满足需要为止。撰写设计报告,提交符合规范的设计报告。
参考资料：
［1］ 毕查德·拉扎维著，陈贵灿等译．模拟CMOS性集成电路设计［M］。西安:西安交通大学出版社.2003。
［2] 孙润等. TANNER集成电路设计教程[M]. 北京：希望电子出版社。 2002.
[3］ 吴建辉。 CMOS模拟集成电路分析与设计[M]。 北京：电子工业出版社。 2004。
[4］ 廖裕评，陆瑞强。 集成电路设计与布局实战指导［M]。 北京:科学技术出版社。 2004。
[5］ 姜岩峰。 现代集成电路版图设计［M］. 北京：化学工业出版社。 2010。
[6］ 陈中建。 CMOS电路设计布局与仿真［M]. 北京：机械工业出版社. 2006.
［7］ 施敏.半导体器件物理与工艺[M］.苏州:苏州大学出版社。2002.
［8] 聂神怡.DC_DC开关电源芯片技术研究.成都：电子科技大学硕士论文.2006.
[9] 张建人.MOS集成电路分析与设计基础［M］。北京：北京出版社.1994.
[10］ PAULR GRAY。模拟集成电路的分析与设计[M]。北京：高等教育出版社。2005.
［11］ JohnP。Uyemura(著），周润德(译).超大规模集成电路与系统导论[M］.北京：电子工业出版社.2004。
任务下达日期 2015 年 6 月 23日
完成日期 2015 年 6 月 29 日
指导教师 （签名）
学 生 （签名）
说明：1、学院、专业、年级均填全称，如:光电工程学院、电子科学与技术、2012。
2、本表除签名外均可采用计算机打印。本表不够，可另附页，但应在页脚添加页码。

目录
1 绘制流程 2
2 原理图分析 3
3 版图绘制 3
3。1 器件绘制 3
3。1。1 M1管和M2管 3
3。1。2 M3和M4管 4
3。1.3 M5管 5
3.1.4 M6管 5
3。1。5 M7管 5
3。1。6 M8~M13管 5
3.1.7 M14管 6
3.1.8 M15管 6
3。1。9 M16管 7
3.1.10 电阻 7
3。1。11 压焊块（pad） 7
3.1。12 衬底引出极 8
3。2 总图 8
3。2.1 器件总图 8
3.2。2 整体图 9
3.2.3 总体版图分析说明 9
4 仿真 10
4。1 前仿真 10
4。2 后仿真 10
5 纠错过程 11
5.1 原理图仿真问题 11
5。2 版图绘制规则问题 11
5。2。1 DRC检查错误 11
5.2.2 LVS检查错误 12
6 心得体会 13
7 参考文献 14

1 绘制流程

2 原理图分析

图2-1
DC-DC升压变换器是一种电源保护电路,电源电路一般分为开关电源电路，稳压电源电路，稳流电源电源电路等。图2—1本次课程设使用的DC-DC升压变换器芯片的过压保护电路,它主要由滞回电压比较器和反相器构成，其中滞回电压比较器采用CMOS查分放大器，反相器为CMOS反相器。其作用是当输入电压大于某个设定值后，过压电路开始起保护电力左右，OUT引脚输出高电平.
3 版图绘制
1
2
3
3.1 器件绘制
在画单个器件时，有几个要点要注意，一是要区分自己画的是pmos还是nmos，二是宽长比的处理,三是管子之间有没有形成共源级或共珊级的连接。在模拟放大电路中，差分对管需要高度匹配，以减小不对称带来的误差。本次设计中采用2管共中心对称方式匹配,然后将对应的栅极、源极、漏极连接起来。在连接的时候也遵循对称的原则,再将端口引出来.

3.1.1 M1管和M2管
M1和M2均是nmos管子，宽长比为30/2，且两管子采用共源级接法。

3.1.2 M3和M4管
M3和M4管均是pmos管子，宽长比为20/5，且两管子采用共源共栅级接法.

3.1.3 M5管
M5管是nmos管子,宽长比为5/30。

3.1.4 M6管
M6管是pmos管，宽长比为6/10。

3.1.5 M7管
M7管是nmos管，宽长比为10/8.

3.1.6 M8~M13管
M8与M10，M9与M11,M12与M13分别构成反相器,且宽长比均为5/2。

3.1.7 M14管
M14管是pmos管,宽长比为5/2.

3.1.8 M15管
M15管是pmos管，宽长比为23/6。

3.1.9 M16管
M16管是nmos管,宽长比为19/9。

3.1.10 电阻
常用电阻有多晶硅电阻、多晶硅2电阻、N型扩散区电阻、P型扩散区电阻、P型衬底电阻、N阱电阻。本次课程设计采用的是多晶硅电阻。取阻值为1KOhm，其宽长比约为W/L=7/2，若想得到其他阻值电阻,将其并联或者串联即可得到。

3.1.11 压焊块（pad）
对于VDD、Vin、Vout、Vref、GND均绘制出相应的pad即可。

3.1.12 衬底引出极

3.2 总图
3.2.1 器件总图

1
2
3
3.1
3.2
3.2.1
3.2.2 整体图

3.2.3 总体版图分析说明
为了方便衬底电极引出，将所有的PMOS管均布局在整体上半部分，共用一个大的N阱，由一个公共的衬底引出,同理NMOS.引出级为GND何VDD的线一般较粗，因为流经的电流较大。信号从最左边输入，下端焊接板是Vref和GND。上端接高电平VDD，右端三对反相器管子,其上方P区使其对应的负载管。再右边是输出级Vout.无源器件，电阻放在电路的最左端，实现有源器件和无源器件的分离。
电路采用上下两端放置器件,中间走线的方式,不在器件上方走线,以避免走线对器件的干扰中间布线采用两层金属布线，避免干扰。
4 仿真
4.1 前仿真

设置Vin频率为50KHz，幅值为2。5V，偏置电压为2.5V的正弦信号，然后对原理图进行仿真，观察图中红色曲线是输入信号，紫色是输出曲线，绿色是对比电压Vref。从仿真结果可以看出，当输入电压大于2。5V，输出曲线便会输出高电平，当输入曲线降到2.5V以下，输出又会跳变为低电平.仿真结果基本符合原理图设计。
4.2 后仿真

版图绘制完成后，提取网表文件，用软件进行后仿真,具体操作如下：
（1） 在软件中打开提取的网表文件
（2） 按要求添加电压源VDD、Vref和Vin，VDD为5V,Vref为1。25V,Vin是频率为50KHz、幅值为2。5V。偏置电压为2.5V的正弦信号
（3） 对输入电压进行AC扫描
（4） 显示AC扫描结果,输出Vout的波形
从图中可以看出当输入信号大于1.25V时，输出为高电平；当信号降到1.25V以下,输出又会跳变到低电平
5 纠错过程
5.1 原理图仿真问题

其中左图为原理图中M16，其宽长比为W/L=19/9，但是进行仿真时的不要正确的波形,原理图纠错过程中将其宽长比改为W/L=19/6，即可得到理想的波形图.
1
2
3
4
5
5.1
5.2 版图绘制规则问题
由于初次使用这款软件绘制版图，在学习绘制的过程中出现的错误较多，先选取几个较为典型的错误进行分析.
5.2.1 DRC检查错误
（1）
这个错误为栅格最小移动距离错误,在绘制过程中为了将有些层对齐，于是在规则中将改成了0.001，但是系统默认为0.005，于是在DRC检查过程中就会报错,解决方法是将其改回缺省值，重新绘制版图.

(2）
这个错误为N阱绘制不当的问题导致，最初绘制过程中没有考虑到N阱范围和衬底引出的问题，故导致这样的错误，最后将所有的PMOS绘制于同一N阱中再用公共衬底引出级解决了.

（3）
此错误较为常见，分析其原因是绘制版图时未定义器件外形,故出现此错误.由于本次课程设计未涉及此部分,故可以忽略.
5.2.2 LVS检查错误
（1）

该错误为版图和原理图未对应上,即五个PIN脚未对应，版图中使用A1_TEST添加标号，但是原理图中未将标号加到相应位置，在原理图作相应修改后，即可解决。
（2）

此错误为版图连线有问题，由于在版图中使用了不同层金属，但在金属2与硅栅相连时没有用金属1过渡，所以会检查报错,修改后问题解决。

6 心得体会
通过本次课程设计，让我初步掌握了集成电路版图设计软件virtuoso，本次课设的题目是绘制一个DC-DC升压变换器芯片的过压保护电路版图,电路绘制中需要考虑很多的方面。绘制时不仅需要先分析设计原理图、熟悉设计原理，还需要对所采用的工艺有所了解.宏观布局时，需要考虑信号的流向,晶体管的摆放方向,走线的方向，减小信号干扰;也需要兼顾版图所占面积，以便节省成本。通过本次课程设计,充分体会到了模拟集成电路版图绘制的复杂性.
本次课程设计是对本学期所学课程《集成电路版图设计》的一次很好的实践与巩固，课程设计历时一周，在这次课程设计中，我遇到了很多问题,从刚开始时对软件原理的一窍不通到后来可以灵活对器件进行布局和对电路进行分析，这期间经历了许多。比如刚开始时候对器件大小的控制不够，甚至不太明白宽长比的含义，导致检查时经常出现错误；还有进行前仿真的时候发现波形始终出不来，仔细检查之后才发现nmos和pmos没有分清；以及还有对于后仿真和提取网表的操作不是很熟悉，甚至学长演示了两遍还是不得其要领，最后反复问学长才逐渐掌握了后仿真的方法，当看到LVS出现笑脸那一刻,以及最后的后仿真出现正确波形的时候，那时候的开心无以言表。不过也正是因为这些问题是我学习到了很多东西.在整个课程设计过程中,充分体会到了模拟集成电路版图设计的复杂性，也深深感到自己所学的东西还很少，在实际运用中，更加缺乏经验。所以这一个星期的动手操作对我来说意义重大,如果以后有机会从事这个行业，我想我会很快适应的.
当然在本次课程设计的过程中最大的收获还是自己面对问题时如何解决问题的方法，由于是第一次接触版图绘制,出错是正常的，但是第一次将版图绘制完的时候进行DRC检查时居然报错2086个，但是就崩溃了，但是静下心来慢慢去分析一个一个解决,发现并没有那么可怕，关键是自己认真去分析，去排错，这个思维过程很重要。同时也要感谢两位助教学长,和我一起改错改到凌晨3点，真心感谢他们的帮助。
7 参考文献
［1］ 毕查德· 拉扎维著,陈贵灿等译．模拟 CMOS 性集成电路设计［M］.西安:西安交通大出版社.2003。
［2] 孙润等。 TANNER 集成电路设计教程［M]。 北京：希望电子出版社. 2002.
[3］ 吴建辉。 CMOS模拟集成电路分析与设计［M］。 北京：电子工业出版社. 2004。
[4］ 廖裕评,陆瑞强。 集成电路设计与布局实战指导［M]。 北京：科学技术出版社. 2004。
［5] 姜岩峰。 现代集成电路版图设计［M]. 北京:化学工业出版社. 2010。
[6] 陈中建. CMOS电路设计布局与仿真［M］. 北京:机械工业出版社。 2006.
［7] 施敏。半导体器件物理与工艺[M］。苏州: 苏州大学出版社.2002.
［8］ 聂神怡。DC_DC开关电源芯片技术研究。成都:电子科技大学硕士论文。2006。
[9] 张建人。MOS集成电路分析与设计基础［M]。北京：北京出版社。1994。
[10] PAULR GRAY。模拟集成电路的分析与设计[M].北京：高等教育出版社.2005.19 / 21
［11］ JohnP.Uyemura(著），周润德(译).超大规模集成电路与系统导论[M]。北京:电子工业出版社。2004。
[12］ 余华 师建英 集成电路制造工艺与版图设计 [M］. 重庆：