硅工艺简易笔记模板.docx

硅工艺简易笔记

第二章 氧化
n SiO2作用：
a.杂质扩散掩蔽膜和离子注入屏蔽膜
b.器件表面保护或钝化膜
c. MOS电容介质材料
d. MOSFET绝缘栅材料
e. 电路隔离介质或绝缘介质
2.1 SiO2结构和性质
n Si-O4四面体中氧原子：
桥键氧——为两个Si原子共用，是多数；
非桥键氧——只和一个Si原子联结，是少数；
n 无定形SiO2网络强度：和桥键氧数目成正比，和非桥键氧数目成反比。

2.2.1 杂质在SiO2中存在形式
1.网络形成者：即替位式杂质，替换Si，如B、P、Sb等。其特
点是离子半径和Si靠近。
n Ⅲ族杂质元素：价电子为3，只和3个O形成共价键，剩下1
个O 变成非桥键氧，造成网络强度降低。
n Ⅴ族杂质元素：价电子为5，和4个O形成共价键，多出1个
价电子和周围非桥键氧形成桥键氧，网络强度增加。
2.网络改变者：即间隙式杂质，如Na、K、Pb、Ca、
Ba、Al等。
其特点是离子半径较大，多以氧化物形式掺
入；结果使非桥键氧增加，网络强度降低。
2.2.2 杂质在SiO2中扩散系数
n 扩散系数:DSiO2=D0exp(-ΔE/kT)
D0-表观扩散系数（ΔE/kT →0时扩散系数）
ΔE-杂质在SiO2中扩散激活能
n B、P、AsDSiO2比DSi小，Ga、AlDSiO2比DSi大得多，NaDSiO2 和DSi全部大。
2.3.1 硅热氧化
n 定义：在高温下，硅片（膜）和氧气或水汽等氧化剂化学反应生成SiO2。
1.干氧氧化：高温下，氧气和硅片反应生成SiO2
n 特点－速度慢；
氧化层致密，掩蔽能力强；
均匀性和反复性好；
表面和光刻胶粘附性好，不易浮胶。
2.水汽氧化：高温下，硅片和高纯水蒸汽反应生成SiO2
n 特点：氧化速度快；
氧化层疏松－质量差；
表面是极性硅烷醇--易吸水、易浮胶。
3.湿氧氧化——氧气中携带一定量水汽
n 特点：氧化速率介于干氧和水汽之间；
氧化层质量介于干氧和水汽之间；
4.掺氯氧化——在干氧中掺少许Cl2、HCl、C2HCl3
（TCE）、 C2H3Cl3 （TCA）
掺氯作用：吸收、提取大多数有害重金属杂质及
Na+，减弱Na+正电荷效应。
注意安全：TCE可致癌；TCA高温下可形成光气
（COCl2），俗称芥子气，是高毒物质，
而且TCA会对臭氧造成破坏。
2.3.2 热氧化生长动力学

，时间常数，反应了初始氧化层对后继热氧化影响（初始氧化层修正系数）。

2.4.1 决定氧化速率常数原因
1.氧化剂分压
B∝pg ， B/A∝pg ；
（线性关系）
2.氧化温度
n 和抛物型速率常数B关系：
∵ B=2DOX C*/N1

｛Dox =D0 exp(-ΔE/kT) ｝
∴ B和氧化温度是指数关系
不管干氧、湿氧，氧化
温度和B/A是指数关系
2.4.2 影响氧化速率其它原因
1.硅表面晶向
∵ DOX和Si片晶向无关，ks和Si表面原子密度
(键密度）成正比；
∴ 抛物型速率常数B=2DOX C*/N1，和Si晶向无关；
线性速率常数B/A ≈ ks·C*/N1，和Si晶向相关：
所以（111）面B/A比 （100）面大。
2.杂质
①硼：在SiO2中是慢扩散，且分凝系数m<1；
（m=杂质在Si中平衡浓度/杂质在SiO2中平衡浓度）
氧化再分布后：大量硼从Si进入SiO2中，使非桥键氧增
加，降低了SiO2网络强度，造成氧化剂DOX增加，
进而造成抛物型速率常数B显著增加，但B/A无显著
改变。
② P: 分凝系数 m>1
氧化再分布后：少许P分凝到SiO2中，使氧化剂
在SiO2中扩散能力增加不多，所以抛物型速率常数B
改变不大；大部分P集中在Si表面，使线性速率常数
B/A显著增大。
③水汽
n 干氧中，极少许水汽就会影响氧化速率；
n 水汽会增加陷阱密度。
④钠
n 钠以Na2O形式进入SiO2中，使非桥键氧增加，氧化剂扩散能力增加，但SiO2强度下降了。
⑤氯
n 氯作用：固定重金属、Na+等杂质；增加Si中少子寿命；降低SiO2中缺点；降低界面态和固定电荷密度；降低堆积层错。

2.5 热氧化杂质再分布
n 分凝系数
m=杂质在Si中平衡浓度/杂质在SiO2中平衡浓度

对同一杂质、同一温度条件，在平衡状态下，m是一
个常数。由m可判定在界面处杂质分布情况。
n 四种分凝现象：依据m<1、m>1和快、慢扩散
① m<1、 SiO2中慢扩散：B
② m<1、 SiO2中快扩散：H2气氛中B
③ m>1、 SiO2中慢扩散：P
④ m>1、 SiO2中快扩散：Ga

n 影响Si表面杂质浓度原因：
①分凝系数m
②DSiO2/DSi
③氧化速率/杂质扩散速率
1. P再分布（m=10）
n CS/CB：水汽>干氧
原因：氧化速率越快，加入
分凝杂质越多；
CS/CB随温度升高而下降。

2. B再分布（m=0.3）
n CS/CB：水汽<干氧
n CS/CB随温度升高而升高。
原因：扩散速度随温度升高
而提升，加紧了Si表面杂质损耗赔偿。

2.6 薄氧化层
n ULSI对薄氧化层要求：
①低缺点密度；②好抗杂质扩散势垒特征；③低界面态密度和固定电荷；④热载流子和辐射稳定性； ⑤低成本。
n 处理方法：
1.预氧化清洗
2.改善氧化工艺：高温（>900℃）快速氧化
3.化学改善氧化层工艺：引入Cl、F、N2、NH3、N2O
4. CVD和叠层氧化硅

第三章 扩 散
n 掺杂：将所需杂质，以一定方法掺入到半导体基
片要求区域内，并达成要求数量和符合要
求分布。
n 扩散：将掺杂气体导入放有硅片高温炉中，从而达
到将杂质扩散到硅片内目标。
间隙式扩散--杂质在晶格间间隙中运动（扩散）
势垒—间隙位置势能相对极小，相邻两间隙之间
是势能极大位置，必需越过一个势垒Wi。
替位式扩散 定义——杂质原子从一个晶格点替位位置运动到另一个替位位置。
势垒---和间隙式相反，势能极小在晶格位置，间隙处
是势能极大位置，必需越过一个势垒WS。
3.2 扩散系数和扩散方程
ν0 –振动频率
n D0—表观扩散系数，即1/kT→ 0时扩散系数
n ΔE—激活能；间隙扩散： ΔE = Wi，
替位扩散： ΔE = Ws+ Wv

3.3.1 恒定表面源扩散
n 定义: 在扩散过程中，Si片表面杂质浓度一直
不变（等于杂质在Si中溶解度）。
比如：预淀积工艺、箱法扩散工艺

3.3.2 有限表面源扩散

3.3.3 两步扩散工艺
n 第一步：在较低温度（800－900℃）下，短时间得
浅结恒定源扩散，即预淀积（预扩散）；
第二步：将预淀积晶片在较高温度下（1000－
1200℃）进行深结扩散，最终达成所要求
表面浓度及结深，即再分布（主扩散）。
3.4 影响杂质分布其它原因
3.4.2 扩散系数和杂质浓度关系

3.4.3 氧化增强扩散（OED）
n 试验结果：P、B、As等在氧化气氛中扩散增强。

3.4.4 发射区推进（陷落）效应
n 试验现象：NPN 管工艺中，发射区下方内基区B扩散深度大于发射区(P扩散形成)外基区扩散深度。

3.4.5 二维扩散（横向扩散）
n 实际扩散：杂质在垂直Si表面扩散同时，也进行平行Si表面横向扩散。

扩散层方块电阻 Rs（R□）

第四章 离子注入
n 离子注入:将带电、且含有能量粒子入射到衬
底中过程。
特点：①注入温度低:对Si，室温；对GaAs,<400℃。
（避免了高温扩散热缺点；光刻胶，铝等全部可作为掩蔽膜。）
②掺杂数目完全受控:同一平面内杂质均匀性和反复性在±1％；能正确控制浓度分布及结深，尤其适合制作高浓度浅结、突变型分布。
③无污染:注入离子纯度高，能量单一。
④横向扩散小：有利于器件特征尺寸缩小。
⑤不受固溶度限制:标准上多种元素均可掺杂。
⑥注入深度随离子能量增加而增加。

n 缺点：
①损伤(缺点)较多:必需退火。
②设备昂贵，成本高。
Ø 基础原理——将杂质原子经过离化变成带电杂质离
子，并使其在电场中加速，取得一定能
量后，直接轰击到半导体基片内，使之
在体内形成一定杂质分布，起到掺杂
作用。
Ø 离子注入三大基础要素：
——离子产生
——离子加速
——离子控制
离子注入设备
1.离子源
2.磁分析器（质量分析器）
3.加速器
4.偏束板：使中性原子束因直线前进不能达成靶室。
5.扫描器：使离子在整个靶片上均匀注入。
6.靶室（工作室）
4.1 核碰撞和电子碰撞
①核碰撞（阻止）
②电子碰撞（阻止）

4.2 注入离子分布
平均投影射程RP、标准偏差（投影偏差）△RP
M1—注入离子质量， M2—靶原子质量

—峰值浓度（在RP处）
NS—注入剂量（经过靶表面单位面积注入离子数）（注意）

4.2.2 横向效应
①横向效应和注入能量成正比；
②是结深30％-50％；
③窗口边缘离子浓度是中心
处50％；

4.2.3 沟道效应(ion channeling)
n 单晶靶：对注入离子阻挡是
各向异性；
n 沟道：在单晶靶主晶轴方向
展现一系列平行通道，
称为沟道。
n 沟道效应：离子沿沟道前进，核阻挡作用小，所以射
程比非晶靶远多。
好处：结较深；晶格损伤小。
不利：难于取得可反复浓度分布，使用价值小。
n 减小沟道效应路径
①注入方向偏离晶体主轴方向，经典值--70；
②淀积非晶表面层（SiO2)；
③在表面制造损伤层；
④提升靶温；
⑤增大剂量。
4.3 注入损伤

4.3.3 非晶层形成
随注入剂量增加，原先相互隔离损伤区发生
重合，最终形成长程无序非晶层。
n 靶温－靶温越高，损伤越轻。

第五章 物理气相淀积
5.1 真空蒸发基础原理
n 真空蒸发：利用蒸发材料熔化时产生饱和蒸气压进
行薄膜淀积；
优点：工艺及设备简单，薄膜纯度高、淀积速率快；
缺点：薄膜和衬底附着力小，台阶覆盖差。
过程：
①加热蒸发过程：加热蒸起源（固态），产生蒸气；
②气化原子或分子在蒸起源和基片之间输运过程：气化
原子、分子扩散到基片表面；
③被蒸发原子或分子在衬底表面淀积过程：气化原
子、分子在表面凝聚、成核、成长、成膜；

5.4 溅射
n 原理：气体辉光放电产生等离子体→含有能量离
子轰击靶材→靶材原子取得能量从靶表面逸出
(被溅射出)→溅射原子淀积在表面。
n 特点：被溅射出原子动能很大，10-50eV（蒸发：
0.1-0.2eV）；故，
还可实现离子注入。
n 优点：台阶覆盖好（迁移能力强）。

第六章 化学气相淀积
n 定义：一个或数种物质气体，以某种方法激活后，在衬
底发生化学反应，并淀积出所需固体薄膜生长技术。
CVD工艺特点
1、CVD工艺温度低，可减轻硅片热形变，抑制缺
陷生成，减轻杂质再分布，适于制造浅结器件及
VLSI；
n 2、薄膜成份正确可控、配比范围大，反复性好；
n 3、淀积速率通常高于物理淀积，厚度范围大；
n 4、膜结构完整致密，和衬底粘附好，台阶覆盖性好。
6.1.1 CVD基础过程
①传输：反应剂从气相(平流主气流区)经附面层（边界层）
扩散到（Si）表面；
②吸附：反应剂吸附在表面；
③化学反应：在表面进行化学反应，生成薄膜分子及副产
物；
④淀积：薄膜分子在表面淀积成薄膜；
⑤脱吸：副产物脱离吸附；
⑥逸出：脱吸副产物和未反应反应剂从表面扩散到气
相(主气流区)，逸出反应室。
6.1.3 Grove模型

hg-气相质量转移系数
ks-表面化学反应速率
Cs = Cg/(1+ks/hg)
两种极限：
a. hg >> ks时，
Cs → Cg ，
n 反应控制；
b. hg << ks时，
Cs → 0，
n 扩散控制；
n Grove模型通常表示式：
G=[kshg/(ks+hg)](CT/N1)Y，（Cg=YCT）
n 两个结论：
a.G和Cg(无稀释气体）或Y（有稀释气体）成正比；
b.当Cg或Y为常数时，G由ks 、hg中较小者决定：
n hg >> ks，G=（CTksY)/N1 ，反应控制；
hg << ks，G=（CThgY)/N1 ，扩散控制；

n 影响淀积速率原因
①主气体流速Um
结论：扩散控制G和Um1/2成正比
②淀积速率和温度关系
n 低温下，hg>> ks，
反应控制过程，故
G和T呈指数关系；
n 高温下，hg<< ks，
质量输运控制过程，
hg对T不敏感，故
G趋于平稳。
6.2.4 CVD技术
1. APCVD（常压 CVD ）
n 定义：气相淀积在1个大气压下进行；
n 淀积机理：气相质量输运控制过程。
n 优点：淀积速率高（100nm/min）；操作简便；
n 缺点：均匀性差；台阶覆盖差；
易发生气相反应，产生微粒污染。
n 可淀积薄膜：Si外延薄膜；SiO2、poly-Si、Si3N4薄
膜。

2. LPCVD（低压 CVD ）
n 定义：在27－270Pa压力下进行化学气相淀积。
n 淀积机理：表面反应控制过程。
n 优点：均匀性好（±3－5％，APCVD： ±10％）；
台阶覆盖好；效率高、成本低。
n 缺点：淀积速率低；温度高。
n 可淀积薄膜： poly-Si、 Si3N4 、 SiO2、PSG、
BPSG、W等。
3. PECVD（等离子体增强CVD）
n 定义: RF激活气体分子（等离子体）,使其在低温
（室温）下发生化学反应，淀积成膜。
n 淀积机理：表面反应控制过程。
n 优点：温度低（200－350℃）；更高淀积速率；附着
性好；台阶覆盖好；电学特征好；
n 缺点：产量低；
n 淀积薄膜：金属化后钝化膜（ Si3N4 ）；多层布
线介质膜（ Si3N4 、SiO2）。
6.3.2 CVD多晶硅
n 工艺：LPCVD热分解（通常关键采取）；
气体源：气态SiH4；
总反应式： SiH4（吸附) = Si（固体)+2H2(g)
n 特点：
①和Si及SiO2接触性能愈加好；
②台阶覆盖性好。
n 缺点： SiH4易气相分解。
n 用途：欧姆接触、栅极、互连线等材料。
6.4.1 CVD SiO2方法
1. 低温CVD
①气态硅烷源
n 硅烷和氧气： APCVD、LPCVD、PECVD
n 硅烷和N2O（NO） ：PECVD
n 优点：温度低；反应机理简单。
n 缺点：台阶覆盖差。
②液态TEOS源：PECVD
n 淀积机理： Si(OC2H5)4+O2 250-425℃ SiO2+H2O+CXHY
n 优点：安全、方便；厚度均匀；台阶覆盖好。
n 缺点：SiO2膜质量较热生长法差；
SiO2膜含C、有机原子团。
2. 中温LPCVD SiO2
n 温度：680-730℃
n 化学反应：Si(OC2H5)4 → SiO2+2H2O+4C2H4
n 优点：很好保形覆盖；
缺点：只能在Al层淀积之前进行。
6.5 CVD Si3N4
n Si3N4薄膜用途：
①最终钝化膜和机械保护层；
②掩蔽膜：用于选择性氧化；
③DRAM电容绝缘材料；
④MOSFETs中侧墙；
⑤浅沟隔离CMP停止层。

第七章 外延
Ø 定义：在单晶衬底上，按衬底晶向生长一层新单
晶薄膜工艺技术。
n 应用
①双极器件和电路：
轻掺杂外延层——较高击穿电压；
重掺杂衬底降低集电区串联电阻。
②CMOS电路：
避免了闩锁效应：降低漏电流。
Ø 外延分类
①按工艺分类：
n 气相外延（VPE）：硅关键外延工艺；
n 液相外延（LPE）：Ⅲ-Ⅴ化合物外延；
n 固相外延（SPE）：离子注入退火过程；
n 分子束外延（MBE，Molecular Beam Epitaxy）
7.1.2 外延生长模型
Ø 生长步骤
①传输：反应物从气相经边界层转移到Si表面；
②吸附：反应物吸附在Si表面；
③化学反应：在Si表面进行化学反应，得到Si及副产物；
④脱吸：副产物脱离吸附；
⑤逸出：脱吸副产物从表面转移到气相，逸出反应室；
⑥加接：生成Si原子加接到晶格点阵上，延续衬底晶向；
n 生长特征：横向二维层层生长。
（注意和CVD区分）

7.1.3 化学反应—H2还原SiCl4体系
n 生长总反应：SiCl4 + 2H2 Si(s)+4HCl(g)
7.1.4 生长速率和温度关系

B区为高温区，外延生长为质量运输（扩散控制），外延通常选择此区，
优点：1.对于温度控制精度要求不是太高
2.高温区外延时，硅原子含有很强迁移能力，易生成单晶
A区为低温区，外延生长为反应控制
7.1.5 生长速率和反应剂浓度关系
B
A

注意：氯硅烷氢还原法外延层生长速度关键受两个原因控制，一是释放硅原子速度，二是释放硅原子在衬底生成单晶外延层速度。A点之前，释放速度<生长速度；A、B点之间，释放速度>生长速度，B点以后多氯硅烷开始产生腐蚀效应。
7.1.6 生长速率v和气体流速U关系

n SiCl4外延温度：1200℃，输运控制；
n 故，v随U增大而增加。
7.2 外延层杂质分布
7.2.2 扩散效应
n 扩散效应：衬底杂质和外延层杂质相互扩散，造成界
面处杂质再分布；
7.2.3 自掺杂效应（非有意掺杂）
n 定义：衬底杂质及其它起源杂质非人为地掺入外延层。
7.3 低压外延（5-20kPa）
n 低压作用：减小自掺杂效应；
n 优点：
n ①杂质分布陡峭；
n ②厚度及电阻率均匀性改善；
n ③外延温度随压力降低而下降；
n ④降低了埋层图形畸变和漂移；
7.4 选择性外延
n SEG ：在特定区域有选择地生长外延层；
n 原理：Si在SiO2或Si3N4上极难核化成膜；
n 选择性：①特定区域；②硅源。
n 硅源选择性次序：SiCl4>SiHCl3>SiH2Cl2>SiH4；
7.6 SOS及SOI技术
SOI技术特点和优势
n 1．速度高 ：在相同特征尺寸下，工作速度可提升
n 30-40％；
n 2．功耗低： 在相同工作速度下，功耗可降低
n 50 ％ - 60％；
n 3．尤其适合于小尺寸器件；
n 4．尤其适合于低压、低功耗电路；
n 5．集成密度高 ： 封装密度提升约40％；
n 6．低成本： 最少少用三块掩模版，降低13%-20%
n （30％）工序；
n 7．耐高温环境： 工作温度300℃-500℃；
n 8．抗辐照特征好： 是体硅器件50-100倍。
7.7 分子束外延（MBE）
n 原理：在超高真空下，利用薄膜组分元素受热蒸发所
形成原子或分子束，直接射到衬底表面，形
成外延层。
n 应用：元素半导体—Si、Ge
化合物半导体-GaAs、GaN、SiGe
n MBE特点：
①温度低；
②生长速度低；
③化学组成及掺杂浓度正确可控；
④厚度可正确控制到原子级；

第八章 光刻和刻蚀工艺
n 光刻：经过光化学反应，将光刻版（mask）上图形
转移到光刻胶上。
n 刻蚀：经过腐蚀，将光刻胶上图形完整地转移到Si片上
n 光刻三要素：
①光刻机
②光刻版（掩膜版）
③光刻胶
8.1 光刻工艺步骤
n 关键步骤：
涂胶、前烘、曝光、显影、
坚膜、刻蚀、去胶。
n 两种基础工艺类型：
负性光刻和正性光刻。

8.1.1 涂胶
1.涂胶前Si片处理(以在SiO2表面光刻为例)
n SiO2:亲水性；光刻胶：疏水性；
①脱水烘焙:去除水分
②HMDS：增强附着力
2.涂胶
①对涂胶要求：粘附良好，均匀，薄厚合适
n 胶膜太薄－针孔多，抗蚀性差；
n 胶膜太厚－分辨率低（分辨率是膜厚5－8倍）
8.1.2 前烘
①作用：促进胶膜内溶剂充足挥发，使胶膜干燥；
增加胶膜和SiO2 （Al膜等）粘附性及耐磨性。
②影响原因：温度，时间。

8.1.3 曝光：
光学曝光、X射线曝光、电子束曝光
①光学曝光－紫外，深紫外
ⅰ）光源：
n 高压汞灯：产生紫外(UV）光，
光谱范围为350 ~ 450nm。
n 准分子激光器：产生深紫外(DUV）光，
光谱范围为180nm～330nm。
ⅱ）曝光方法
a.接触式：硅片和光刻版紧密接触。
b.靠近式：硅片和光刻版保持5-50μm间距。
c.投影式
②电子束曝光：
λ＝几十~100Å；
n 优点：
分辨率高；
不需光刻版（直写式）；
n 缺点：产量低；
邻近效应——因为背散射使大面积光刻胶层发生程度不一样曝光，造成大面积图形模糊，造成曝光图形出现畸变。
n 减小邻近效应方法：减小入射电子束能量，或采取低原子序
数衬底和光刻胶。

③X射线曝光
λ＝2 ~ 40Å ，软X射线；
X射线曝光特点：分辨率高，产量大。
缺点：存在图形畸变(半影畸变δ和几何畸变∆)。

8.1.4 显影

①作用：将未感光负胶或感光正胶溶解去除，显现
出所需图形。
②显影液：专用
③影响显影效果关键原因：
ⅰ）胶膜厚度；
ⅱ）前烘温度和时间；
ⅲ）曝光时间；
ⅳ）显影液浓度；
ⅴ）显影液温度；
④显影时间合适
n t太短：可能留下光刻胶薄层→阻挡腐蚀SiO2(金属）
→氧化层“小岛”。
n t太长：光刻胶软化、膨胀、钻溶、浮胶
→图形边缘破坏。
8.1.5 坚膜
①作用：使软化、膨胀胶膜和硅片粘附更牢；
增加胶膜抗蚀能力。
②方法
ⅰ）恒温烘箱：180－200℃，30min；
ⅱ）红外灯：照射10min，距离6cm。
③温度和时间
ⅰ）坚膜不足：腐蚀时易浮胶，易侧蚀；
ⅱ）坚膜过分：胶膜热膨胀→翘曲、剥落
→腐蚀时易浮胶或钻蚀。
若T>300℃：光刻胶分解，失去抗蚀能力。
8.1.6 腐蚀（刻蚀）
①对腐蚀液（气体）要求：
既能腐蚀掉裸露SiO2（金属），又不损伤光刻胶。
②腐蚀方法
ⅰ)湿法腐蚀：腐蚀剂是化学溶液。
特点：各向同性腐蚀。
ⅱ)干法腐蚀：腐蚀剂是活性气体，如等离子体。
特点：分辨率高；各向异性强。
8.1.7 去胶
①湿法去胶
n 无机溶液去胶：H2SO4（负胶）；
n 有机溶液去胶：丙酮（正胶）；
②干法去胶：O2等离子体；
8.2 分辨率
n 分辨率R——表征光刻精度
光刻时所能得到光刻图形最小尺寸。
影响R关键原因：
①曝光系统（光刻机）：
X射线（电子束）R高于紫外光。
②光刻胶：正胶R高于负胶；
③其它：掩模版、衬底、显影、工艺、操作者等。
8.3 光刻胶基础属性
8.3.1 对比度γ
n 表征曝光量和光刻胶留膜率关系；
以正胶为例
n 临界曝光量D0：使胶膜开始溶解所需最小曝光量；
n 阈值曝光量D100：使胶膜完全溶解所需最小曝光量；

8.3.3 光敏度S
——完成所需图形最小曝光量；
8.3.4 抗蚀能力
n 表征光刻胶耐酸碱（或等离子体）腐蚀程度。
8.6 紫外光曝光
8.6.4 靠近式曝光
n 硅片和光刻版保持5 ~ 50μm间距。
n 优点：光刻版寿命长。
n 缺点：光衍射效应严重--分辨率低
（线宽>3μm）。
8.6.5 接触式曝光
n 硅片和光刻版紧密接触。
n 优点：光衍射效应小，分辨率高。
n 缺点：对准困难，掩膜图形易损伤，成品率低。
8.6.6 投影式曝光
n 利用光学系统，将光刻版图形投影在硅片上。
n 优点：光刻版不受损伤，对准精度高。
n 缺点：光学系统复杂，对物镜成像要求高。
n 用于3μm以下光刻。
8.7 掩模版（光刻版）制造
基版材料：玻璃、石英。
要求：透光度高，热膨胀系数和掩膜材料匹配。
掩膜材料：
①金属版（Cr版）：Cr2O3抗反射层/金属Cr / Cr2O3基层
特点：针孔少，强度高，分辨率高。
②乳胶版－卤化银乳胶
特点：分辨率低（2-3 μm），易划伤。
8.7.4 移相掩模（PSM）
n PSM：Phase-Shift Mask
n 作用：消除干涉，提升分辨率；
n 原理：利用移相产生干涉，抵消图形边缘光衍射效应。

8.10 ULSI对图形转移要求

8.11 湿法刻蚀
n 特点：各相同性腐蚀。
n 优点：工艺简单，腐蚀选择性好。
n 缺点：钻蚀严重（各向异性差），难于取得精细图形。
衬底
膜
胶
（刻蚀3μm以上线条）
n 刻蚀材料：Si、SiO2、Si3N4；

8.12 干法腐蚀
n 优点：
各向异性腐蚀强；
分辨率高；
刻蚀3μm以下线条。
n 类型：
①等离子体刻蚀：化学性刻蚀；
②溅射刻蚀：纯物理刻蚀；
③反应离子刻蚀（RIE）：结合① 、②；
1.等离子体刻蚀原理
a.产生等离子体:刻蚀气体经辉光放电后，成为含有很强化学活性离子及游离基--等离子体。b.等离子体活性基团和被刻蚀材料发生化学反应。
n 特点：选择性好；
各向异性差。
2.溅射刻蚀原理
a.形成能量很高等离子体；
b.等离子体轰击被刻蚀材料，
使其被撞原子飞溅出来，形成刻蚀。
n 特点：各向异性好；选择性差。
n 刻蚀气体：惰性气体；
3.反应离子刻蚀原理
同时利用了溅射刻蚀和等离子刻蚀机制；
n 特点：各向异性和选择性兼顾。
n 刻蚀气体：和等离子体刻蚀相同。

第九章 金属化和多层互连
9.2 Al应用
9.2.1 铝膜制备方法
n 要求：污染小，淀积
速率快，均匀性、
台阶覆盖好
n 方法：真空蒸发法(电阻丝或电子束加热)
溅射法(现在主流，质量好)
9.2.4 Al/Si接触改善
②Al-掺杂多晶Si 双层金属化结构
经典工艺：
重磷（砷）掺杂多晶硅薄膜。
优点：抑制铝尖楔；
抑制p+-n结；
作为掺杂扩散源。
③Al-阻挡层结构

9.2.5 电迁移现象及其改善方法
电迁移：大电流密度下发生质量（离子）输运。
现象：在阳极端堆积形成小丘或须晶，造成电极间短路；
在阴极端形成空洞，造成电极开路。
机理：在大电流密度作用下，导电电子和铝金属离子发生
动量交换，使金属离子沿电子流方向迁移。
改善电迁移方法
a.“竹状”结构：晶粒间界垂直电流方向。
b.Al-Cu合金和Al-Si-Cu合金：Cu等杂质分凝降低Al在晶粒间界
扩散系数。
c.三层夹心结构： 两层Al之间加一层约500Å金属过渡层，
如Ti、Hf、Cr、Ta。
d.新互连线：Cu
9.3 Cu及低K介质
n 问题引出：
互连线延迟随器件尺寸缩小
而增加；亚微米尺寸，互连延迟
大于栅（门）延迟。
9.3.5 Cu淀积
处理：大马士革镶嵌工艺工艺步骤
在低K介质层上刻蚀出Cu互连线用沟槽；
9.5 VLSI和多层互连
9.5.1 多层互连对VLSI意义
1.使集成密度大大增加，集成度提升；
2.使单位芯片面积上可用互连线面积大大增加；
3.降低互连延迟：
①有效降低了互连线长度；
②使全部互连线靠近于平均长度；
③降低连线总电容随连线间隔缩小而增加效应；
④降低了连线间干扰，提升了频率；
⑤加紧了整个系统工作速度。
4. 降低成本
（现在Cu互连可高达10层）