计算机组成原理复习题参考答案.doc

中国石油大学(北京)学生期末考试复习题答案
一、概念或解释题
1、计算机系统的层次结构包含哪几部分
微程序级，一般机器级，操作系统级，汇编语言级，高级语言级，共分为5级。
2、指令周期
CPU从内存取出一条指令并执行完这条指令所需的时间总和，它包括若干各机器周期（CPU周期）不等。
3、存储器的刷新有几种方式
集中式，分散式，异步式。
4、cache
高速缓冲存储器。
5、计算机的硬件有哪些部件组成
计算机的硬件主要由运算器、控制器、主存储器、输入设备、输出设备等五大部分以及总线和输入输出接口组成。
6、指令格式包含哪两部分
包含操作码和地址码两部分，操作码表示操作的性质，地址码表示操作数的地址。
7、堆栈
堆栈是一种数据结构，用来暂存各种信息，堆栈中的信息具有“后进先出”的特点。
8、DMA有哪三种工作方式
CPU暂停访问内存，周期挪用，CPU与DMA控制器交替访问内存。
9、冯·诺依曼计算机的主要思想是什么
冯·诺依曼结构是将计算机硬件分为运算器、控制器、主存储器、输入设备和输出设备五大部分。具有的以下的主要特点：
（1）“存储程序控制”是其主要特点；
（2）程序和数据都是用二进制来表示，机内进行的是二进制数的运算和存储；
（3）程序由指令序列构成；
（4）机器以运算器为中心，输入的信息在控制器控制下才能写入主存储器，输出的信息也只有在控制器控制下才能从主存储器中取出送至相应的输出设备。
10、主存储器性能的主要参数有哪些
主存储器性能的主要参数包括存储容量、存储速度（包括带宽、存取时间、存储周期等）。
11、指令寄存器IR功能
指令寄存器用来存放从存储器中取出的正要执行的指令。
12、指令译码器的功能
将指令寄存器中的操作码部分进行译码，从而识别该指令。
13、微程序
微程序对应一条机器指令，是由一系列微指令构成的，它是制造机器时事先由程序员根据需要编制的。
14、DMA
直接存储器访问，在外设和存储器间直接进行数据传送。
15、计算机系统的主要技术指标有哪些
计算机系统的主要技术指标包含机器字长、运算速度（主频、总线宽度、吞吐量等）、存储器容量。
16、硬堆栈
也叫寄存器堆栈或串联堆栈，没有栈顶指针，数量有限，故容量小、速度快。
17、EPROM
紫外光擦除只读存储器。
18、程序计数器PC的功能
用来存放CPU将要执行的下一条指令在存储器中的地址。
19、总线上的信息传送方式主要有哪两种
串行传送，并行传送。
20、指令
指令是计算机语言的一个语句，它由一组二进制代码构成，分成操作码和地址码两部分。
21、微指令
由微命令控制字段、微地址字段组成，是硬件，直接负责机器指令的执行。
22．微指令周期
微指令周期是指一条微指令从控制存储器中取出来到执行完毕所需要的时间。
23、程序
程序是由一系列机器指令构成，它是事先由程序员根据需要编制的。
24、RAM与ROM
RAM半导体读写存储器又称做随机访问存储器，这是一种非永久性存储器，常用来作为计算机系统的主存储器。ROM半导体只读存储器，这是一种永久性存储器，常用来作为计算机系统的主存储器
25．DRAM为什么要刷新
为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给MOS管的栅极进行充电，补足栅极的信息电荷，这个过程成为刷新。
26. 比较指令与微指令
1） 一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。
2） 从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。与此相关，也有相对应的硬设备。
3） 每一个CPU周期就对应一条微指令周期。一条机器指令由若干条微指令组成。
27. 比较DMA和中断
DMA：直接存储器访问，DMA占了总线控制权，传送数据不需经过CPU而直接进行，传送结束后产生中断，适合成组数据传送；中断主要针对外部或内部随机发生的事件，传送数据量小。
28. 流水线
计算机的流水处理过程同工厂中的流水装配线类似。为了实现流水,首先必须把输入的任务分割为一系列的子任务,使各子任务能在流水线的各个阶段并发地执行。假定作业 T 被分成 k 个子任务,可表达为
T＝{T1,T2,•••,Tk} ，各个子任务之间有一定的优先关系：若i<j,则必须在 Ti 完成以后,Tj才能开始工作。具有这种线性优先关系的流水线称为线性流水线。
29. 简述虚拟存储器的工作原理
（1）虚拟存储器是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器；
　 （2）它借助磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用；
　 （3）它指的是主存-外存层次（用硬盘充当主存），以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。此时程序的逻辑地址叫作虚拟地址（虚地址），程序的逻辑地址空间叫作虚拟地址空间。
30. CUP中的主要寄存器
PC，IR，DR，AC，AR，PSW
31. CISC：复杂指令系统计算机；
RISC：精简指令系统计算机；
LRU：最近最少使用算法。
二、单项选择题
1．某计算机组成原理实验系统中，微指令总数为1K*32位；存放微程序的控制存储器用1K*4位的2114 RAM芯片组成，共需要C片该芯片。
A.6 B.7 C、8 D. 9
2. CPU主要包括_B_。
A.控制器 B.控制器、 运算器、cache
C.运算器和主存 D.控制器、ALU和主存
3． 寄存器直接寻址方式中，寄存器中所存的是_A_。
A. 操作数 B. 存放操作数的主存单元的地址
C. 存放操作数的寄存器的编号 D. 存放操作数的主存单元地址的地址
4．定点16位字长的字，采用补码形式表示时，一个字所能表示的整数范围是 B 。
A．-32767——+32767 B．-32768——+32767
C．-32769——+32768 D．-32768——+32768
5．相对寻址方式中，操作数的有效地址等于 D 。
A． 基址寄存器内容加上形式地址(位移量)
B． 变址寄存器内容加上形式地址
C． 堆栈指示器内容加上形式地址
D． 程序计数器内容加上形式地址
6．完整的计算机系统应包括 D 。
A． 运算器、存储器、控制器； B. 外部设备和主机；
C. 主机和一些程序； D. 配套的硬件设备和软件系统。
7．定点16位字长的字，采用原码形式表示时，一个字所能表示的整数范围是 A 。
A．-32767——+32767 B．-32768——+32767
C．-32769——+32768 D．-32768——+32768
8．变址寻址方式中，操作数的有效地址等于 B 。
A．基址寄存器内容加上形式地址(位移量)
B．变址寄存器内容加上形式地址
C．堆栈指示器内容加上形式地址
D．程序计数器内容加上形式地址
9. 外存储器与内存储器相比，外存储器_B_。
A.速度快，容量大，成本高 B.速度慢，容量大，成本低
C.速度快，容量小，成本高 D.速度慢，容量大，成本高
10．CPU内通用寄存器的位数取决于 B 。
A.存储器容量 B.机器字长 C.指令的长度 D.CPU的管脚数
11．定点8位字长的字，采用原码形式表示时，一个字所能表示的整数范围是 A 。
A．-127——+127 B．-128——+127
C．-129——+128 D．-128——+128
12．基址寻址方式中，操作数的有效地址等于 A 。
A．基址寄存器内容加上形式地址(位移量)
B．变址寄存器内容加上形式地址
C．堆栈指示器内容加上形式地址
D．程序计数器内容加上形式地址
13．某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒_A_次中断请求。
A．N /（NX + Y） B. N /（X + Y）N C .min[1 / X ,1 / Y] D. max[1 / X ,1 / Y]
14．定点32位字长的字，采用原码形式表示时，一个字所能表示的整数范围_B_。
A - 231 — +（231 – 1） B -（231 – 1）— +（231 – 1）
C -（231 + 1）— +231 D -231 — +231
15．中断向量地址是__C__。
A 子程序入口地址 B 中断服务程序入口地址
C 中断服务程序入口地址指示器 D 例行程序入口地址
16．主存储器和CPU之间增加cache的目的是_A_。
A.解决CPU和主存之间的速度匹配问题 B.扩大主存贮器的容量
C.扩大CPU中通用寄存器的数量 D.既扩大主存的容量，又扩大CPU
17．-31/64的补码表示是_A__。
A.1.100001 B.1.011111 C.1.000001 D.0.011101
18．采用串行接口进行七位ASCⅡ码传送，带有1位奇偶校验位，1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为__A_。
A.960 B.873 C.1371 D.480
19．从下列有关存期的描述中，选择出正确的答案：C__
A. 多体交叉存储器主要解决扩充容量的问题。
B. cache与主存统一编址，即主存空间的某一部分属于cache。
C. cache的功能全由硬件实现。
20．算术 / 逻辑运算单元74181ALU可完成_C_。
A 16种算术运算功能
B 16种逻辑运算功能
C 16种算术运算功能和16种逻辑运算功能
D 4位乘法运算和除法运算功能
21.下列数种最小的数是：_C_
A（101001）2 B（52）8 C（101001）BCD D（233）16
22.某机字长32位，存储容量256MB，若按字编址，它的寻址范围是 C 。
A. 1M B. 512KB C. 64M D. 256KB
23. 双端口存储器所以能高速进行读 / 写，是因为采用_B_。
A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件
24．如果浮点数用补码表示，则判断下列哪一项的运算结果是规格化数_C_。
A 1.11000 B 0.01110 C 1.00010 D 0.01010
25．在定点二进制运算其中，减法运算一般通过_D_来实现
A 原码运算的二进制减法器 B 补码运算的二进制减法器
C 补码运算的十进制加法器 D 补码运算的二进制加法器
26．-17/64的补码表示是_A_。
A.1.101111 B.1.011111 C.1.000001 D.0.011101
27．如果认为CPU等待设备的状态信号时处于非工作状态，那么在下面几种主机与设备之间的数据传送中： _B_主机与设备是并行工作的。
A．程序查询方式B．程序中断方式C．DMA方式
28．下列数种最大的数是：_B_
A（10010101）2 B（227）8 C（96）16 D（143）5
29．某计算机组成原理实验系统中，微指令总数为2K*48位；存放微程序的控制存储器用2K*8位的6116 RAM芯片组成，共需要 A 片该芯片。
A.6 B.7 C、8 D. 9
30. 采用虚拟存储器的主要目的是_B_。
A. 提高主存储器的存取速度
B. 扩大主存储器的存储空间，并能进行自动管理和调度
C. 提高外存储器的存取速度
D. 扩大外存储器的存储空间
31. 周期挪用方式常用于_A_方式的输入/输出中 。
A DMA B 中断 C 程序传送 D 通道
三、综合题
1． 1K*4位EPROM芯片组成2K*8位的只读存储器，试问：
（1） 数据寄存器多少位？
答案：数据寄存器位数为 8位。
（2） 地址寄存器多少位？
答案：地址寄存器位数位11位。
（3） 共需要多少个EPROM芯片？
答案：共需要2×2＝4片。
（4）画出此存储器与CPU的连接图。
D0－D7
WR

CPU

A0—A9
A10

1K×4

1K×4

2．计算：已知x=0.10011，y= -0.10101，求：
（1）x补，y补
[x]补＝0.10011, [y]补=1.01011
（2）用补码计算x-y，同时指出结果是否溢出
[x]补＝0.10011, [-y]补=0.10101
[x-y]补=[x]补+[-y]补
[x]补＝ 00.10011
＋ [-y]补＝ 00.10101

[x-y]补＝ 01.01000
溢出判断：设X的符号为即00，y的符号为即00，运算结果的符号为即01，。则溢出逻辑表达式：
V=Xf⊕Yf, 若V＝0则无溢出；若V＝1有溢出,现在为1，故溢出。
这里V＝1,所以溢出,结果大于等于+1
（3）[0.5x]补，[0.25y]补
[0.5x]补＝0.010011
[0.25y]补＝1.1101011
3．设机器字长16位，指令格式如下所示，OP为操作码字段，试分析指令格式特点。
15 10 8 7 6 5 4 0
OP ———— 源寄存器 变址寄存器 偏移量

（1）单字长二地址指令；
（2）OP为6位，可有26=64种操作；
（3）RS指令，原寄存器2位，可指派4个，目标寄存器（2位）为变址寻址。
4．已知某机采用微程序控制方式，其存储器容量为1k×32（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共3个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示。问：
微命令字段 判别测试字段 下地址字段

←操作控制→ ←—————— 顺序控制 ————————→

（1）微命令19位+下地址10位+判别字段3位，共计32位。（2）原理图如下：

5．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。

解：在流水线处理中,当任务饱满时,任务源源不断的输入流水线,不论有多少级过程段,每隔一个时钟周期都能输出一个任务。从理论上说,一个具有k 级过程段的流水线处理 n 个任务需要的时钟周期数为：
Tk＝k＋(n－1)
如果用非流水线的硬件来处理这n个任务，时间上只能串行进行,则所需时钟周期数为：
TL＝n·k
设流水线的时钟周期τ，则：
非流水线的吞吐率：q2= n /(n k τ)；
流水线的吞吐率：q1=n / [( k＋(n－1)) τ]

因：n k τ >k＋(n－1)) τ
故q1 > q2
结论：流水计算机比非流水计算机具有更高的吞吐率。证毕。
6．用16K×8位的DRAM芯片构成64K×32位的存储器，设存储器的读/写周期为0.5µs，CPU在1µs内至少要访问一次，问采用哪种刷新方式比较合理？对全部存储单元刷新一遍所需的实际刷新时间是多少（只考虑一片16K×8位的DRAM芯片）？

解：
因CPU在1µs内至少要访问一次存储器，所以只能采取异步刷新方式，而不能采用集中式刷新（因存在死时间>1µs）方式。设16K×8位的DRAM芯片内存储矩阵为：128行×128列，每列为8位，再设刷新周期为2ms，则每一行必须每隔2ms/128=15.6µs进行一次，为可靠完成刷新，可选15ms为每行的刷新时间，这样全部刷新完成需要的实际时间为：15µs×128=1.92ms，小于2ms。
7．比较程序与微程序的关系。

解：
（1）一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。
（2）从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。
（3）每一个CPU周期对应一条微指令。
8．解释中断处理过程，并用图示说明。
中断处理过程：当CPU执行完一条现行指令时，若外设向CPU发出中断请求，那么ＣＰＵ在满足响应条件的情况下，将发出中断响应信号，与此同时关闭中断，此时，ＣＰＵ将寻找中断源，并保存自己的程序计数器的内容。然后，它将转移到处理该中断源的中断服务程序。ＣＰＵ在保存现场信息，设备服务以后，将恢复现场信息。在这些动作完成后，开放中断，并返回到原来被中断的主程序的下一条指令。
图示说明：

9．若[ x1 ]补 = 11001100， [x2 ]原 = 1.0110 ，则数x1 和x2的十进制数真值分别是多少？

x1= - 52，x2= - 0.375,实际题目会有多种数据的数值变化，需要认真掌握原理。
10.要求用16K*8位SRAM芯片设计64K*16位的存储器。SRAM芯片有两个控制端：当CS有效时，该片选中，当W/R=1时执行读操作，当W/R=0时执行写操作。

2K*8位EPROM芯片组成4K*16位的只读存储器，试问：
（1） 数据寄存器多少位？
答案：数据寄存器位数为 16位。
（2） 地址寄存器多少位？
答案：地址寄存器位数位16位。
（3） 共需要多少个EPROM芯片？
答案：共需要4×2＝8片。
（4）画出此存储器与CPU的连接图。
D0－D15
WR

CPU

A0—A13

A14
A15

16K×8

16K×8
译码输出分别选择4组芯片

略2组
………

11．用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。

图b表示8T内完成2条指令，图c表示5T内完成2条指令，可见流水计算机比非流水计算机有更高的吞吐率。

12.解释流水线中都有哪些主要问题，其中数据相关有哪几种，举一例说明。

流水线中有资源相关，数据相关、控制相关三种。其中数据相关包括：写后读（RAW）,读后写（WAR），写后写（WAW）三种，例如：
指令1：ADD R1,R2,R3 ;(R2) + (R3)→(R1)
指令2：SUB R4,R1,R5 ; (R1) - (R5)→(R4)
上述两条指令构成了写后读（RAW）相关。
13．比较查询方式和中断方式。

答案要点：
查询方式CPU主动，外设被动，CPU资源浪费，软件完成；
中断方式CPU被动，外设主动，CPU资源得到有效利用，分为中断周期（硬件）和中断服务程序（软件），软硬件配合。

14.已知采用微程序进行控制的某台机器，其控制存储器的容量为1024*32位。可判定的外部条件有4个，采用直接控制的水平型微指令判定方式，请画出该微程序控制器的结构框图，并作简要说明。

操作码译码器ID
指令寄存器
地址形成逻辑
程序计数器PC

微操作控制部件
操作台控制
时序部件
中断系统

运算器微作控制信号

主存储器或I/O微控信号

其他部件微操作控制信号

或者，采用下图也可以，但需要作简要解释。

15、下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。
“ADD R2，R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。

16.下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。
“SUB R1，R3”指令完成(R3)-(R1)→R3的操作，画出其指令周期流程图，并列出相应的微操作控制信号序列。

题参考答案：下面2各图供参考。

17.已知采用微程序进行控制的某台机器，其控制存储器的容量为512*32位。可判定的外部条件有4个，采用直接控制的水平型微指令判定方式，问：
（1）10+4+18=32（或者10+2+20=32也可以，因为考虑了译码）
（2）原理图见4题。

7 / 7