单片机80c51引脚.doc

80C51单片机的引脚功能 80C51单片机一般采用双列直插DIP封装，共40个引脚，图2-2a为引脚排列图。图2-2b为逻辑符号图。40个引脚大致可分为4类：电源、时钟、控制和I/O引脚。 图2-2 80C51引脚图1.电源 (1)Vcc芯片电源，接+； (2)Vss接地端。2.时钟 XTAL1、XTAL2晶体振荡电路反相输入端和输出端。使用内部振荡电路时外接石英晶体。3.控制线 控制线共有4根，其中3根是复用线。所谓复用线是指具有两种功能，正常使用时是一种功能，在某种条件下是另一种功能。 (1)ALE/PROG地址锁存允许/片内EPROM编程脉冲。 ALE功能：用来锁存P0口送出的低8位地址。 80C51在并行扩展外存储器（包括并行扩展I/O口）时，P0口用于分时传送低8位地址和数据信号，且均为二进制数。那么如何区分是低8位地址还是8位数据信号呢？当ALE信号有效时，P0口传送的是低8位地址信号；ALE信号无效时，P0口传送的是8位数据信号。在ALE信号的下降沿，锁定P0口传送的内容，即低8位地址信号。 需要指出的是，当CPU不执行访问外RAM指令（MOVX）时，ALE以时钟振荡频率1 / 6的固定频率输出，因此ALE信号也可作为外部芯片CLK时钟或其他需要。但是，当CPU执行MOVX指令时，ALE将跳过一个ALE脉冲。 ALE端可驱动8个LSTTL门电路。 PROG功能：片内有EPROM的芯片，在EPROM编程期间，此引脚输入编程脉冲。 (2)PSEN外ROM读选通信号。 80C51读外ROM时，没个机器周期内PSEN两次有效输出。PSEN可作为外ROM芯片输出允许OE的选通信号。在读内ROM或读外RAM时，PSEN无效。 PSEN可驱动8个LSTTL门电路。 (3) RST/Vpd复位/备用电源。 正常工作时，RST（Reset）端为复位信号输入端，只要在该引脚上连续保持两个机器周期以上高电平，80C51芯片即实现复位操作，复位后一切从头开始，CPU从0000H开始执行指令。 Vpd功能：在Vcc掉电情况下，该引脚可接上备用电源，由Vpd向片内供电，以保持片内RAM中的数据不丢失。 (4) EA/Vpp 内外ROM选择/片内EPROM编程电源。 EA功能：正常工作时，EA为内外ROM选择端。80C51单片机ROM寻址范围为64KB，其中4KB在片内，60KB在片外（80C31芯片无内ROM，全部在片外）。当EA保持高电平时，先访问内ROM，但当PC（程序计数器）值超过4KB（0FFFH）时，将自动转向执行外ROM中的程序。当EA保持低电平时，则只访问外ROM，不管芯片内有否内ROM。对80C31芯片，片内无ROM，因此EA必须接地。 Vpp功能：片内有EPROM的芯片，在EPROM编程期间，此引脚用于施加编程电源Vpp。 对4个控制引脚，应熟记起第一功能，了解其第二功能。 严格来讲，80C51的控制线还应该包括P3口的第二功能。4. I/O引脚 80C51共有4个8位并行I/O端口,共32个引脚 (1)P0口8位双向I/O口。 在不并行扩展外存储器(包括并行扩展I/O口)时, P0口可用作双向I/O口。 在并行扩展外存储器(包括并行扩展I/O口)时, P0口可用于分时传送低8位地址(地址总线)和8位数据信号(数据总线)。位结构如图2-4所示。P0口能驱动8个LSTTL门。 VCC地址/数据控制锁存器P0.XDCPQQMUXV1V2P0.X引脚读锁存器写锁存器内部总线读引脚&1图2-4 P0口位结构(2) P1口8位准双向I/O口(“准双向”是指该口内部有固定的上拉电阻)。位结构如图2-5所示。 P1口能驱动为4个LSTTL门。VCC锁存器P1.XDCPQQP1.X引脚读锁存器写锁存器内部总线读引脚内部上拉电阻图 2-5 P1口位结构 (3) P2口8位准双向I/O口。在不并行扩展外存储器(包括并行扩展I/O口)时, P2口可用作双向I/O口。在并行扩展外存储器(包括并行扩展I/O口)时, P2口可用于传送高8位地址(属地址总线) 。P2口能驱动4个LSTTL门。P2口的位结构如图2-6所示，引脚上拉电阻同P1口。在结构上，P2口比P1口多一个输出控制部分。锁存器P2.XDCPQQ读锁存器写锁存器内部总线读引脚VCCP2.X引脚内部上拉电阻1地址控制MUX图 2-6 P2口位结构 (4) P3口8位准双向I/O口。可作一般I/O口用,同时P3口每一引脚还具有第二功能,用于特殊信号输入输出和控制信号(属控制总线)。P3口驱动能力为4个LSTTL门。 图 2-7 P3口位结构P3口第二功能如下: P3.0RXD:串行口输入端; P3.1TXD:串行口输出端; P3.2INT0:外部中断0请求输入端; P3.3INT1:外部中断1请求输入端 P3.4T0:定时/计数器0外部信号输入端; P3.5T1:定时/计数器1外部信号输入端; P3.6WR:外RAM写选通信号输出端; P3.7RD:外RAM读选通信号输出端。 上述4个I/O口,各有各的用途。 在不并行扩展外存储器(包括并行扩展I/O口)时, 4个I/O口都可作为双向I/O口用。在并行扩展外存储器(包括并行扩展I/O口)时, P0口专用于分时传送低8位地址信号和8位数据信号,P2口专用于传送高8位地址信号。P3口根据需要常用于第二功能,真正可提供给用户使用的I/O口是P1口和一部分未用作第二功能的P3口端线。Welcome ToDownload !欢迎您的下载，资料仅供参考！