EDA原理图输入设计方法第二讲-59.ppt

常州大学信息学院通信系常州大学信息学院通信系EDA EDA 电子教案电子教案第第 1 1 页页第三章 原理图输入设计方法EDA原理图输入设计方法第原理图输入设计方法第二讲二讲原理图设计流程第第1步：新建一个步：新建一个gdf格式的文件格式的文件第第2步：输入元件、连线步：输入元件、连线 第第3步：命名步：命名第第4步：步：set project to current file（将当前设计（将当前设计设置成项目文件）设置成项目文件）第第5步：编译步：编译compile(选择产生功能网表文件选择产生功能网表文件)第第6步：步：新建新建scf格式仿真文件格式仿真文件编辑第第7步：步：导入输入输出端口，并设置输入端口仿真波形导入输入输出端口，并设置输入端口仿真波形仿真第第8步：功能仿真步：功能仿真第第9步：选择器件并步：选择器件并编译编译（选择产生时序网表文件）选择产生时序网表文件）第第10步：分配引脚并步：分配引脚并编译编译第第12步：下载步：下载第第13步：硬件验证步：硬件验证原理图设计流程下载第第11步：步：时序仿真时序仿真本讲主要内容及要求本讲主要内容及要求1教学内容教学内容1.通过1位全加器原理图设计过程，进一步理解原理图设计方法的设计流程2.学习底层设计和顶层设计概念1重点重点1.掌握原理图设计方法的一般设计流程2.掌握分层设计技巧1难点1.仿真时，输入输出端子的分组和合组的方法仿真时，输入输出端子的分组和合组的方法2.仿真输入端子波形的设置和编辑仿真输入端子波形的设置和编辑3.2 1位全加器设计11位加法器的功能：实现两个1位二进制数相加1.半加器2.全加器只考虑本位两个一位二只考虑本位两个一位二进制数进制数A和和B相加相加,而不而不考虑低位进位考虑低位进位既有本位两个一位二进既有本位两个一位二进制数制数A和和B相加相加,又有低又有低位进位位进位Ci1位半加器的真值表ABSCo0000011010101101表中的A和B分别表示两个相加的一位二进制数,S是本位和,Co是进位位。1SAB+AB=A+B1Co=AB1位全加器的定义1全加：将本位两个1位二进制数和来自低位的进位位相加1令A和B分别为两个相加的1位二进制数,Ci是来自低位的进位位;S是本位和;Co是进位位。全加器的真值表CiABSCo0000000110010100110110010101011100111111S的卡诺图的卡诺图Co的卡诺图的卡诺图 原理图底层电路设计1原理图由若干个元件组合而成，当有些元件是多个简单元件的组合电路时，为了精确仿真组合元件的特性，必须单独设计组合元件的原理图设计，这种设计称为底层电路设计。原理图顶层电路设计1当所有的底层元件多设计完毕并生成包装好的单一元件后，再设计一个总原理图，把所有的底层元件调出来，进行导线连接、仿真、编程下载，这种设计称为顶层电路设计。1分层设计的好处分层设计的好处1.增强设计的可读性，避免在设计中出现大增强设计的可读性，避免在设计中出现大量复杂的组合逻辑影响检查和测试效率量复杂的组合逻辑影响检查和测试效率2.有利于进行模块复制，需要复制的电路模有利于进行模块复制，需要复制的电路模块可以先封装成底层元件，再在顶层设计块可以先封装成底层元件，再在顶层设计中重复调用中重复调用1分层设计的要点分层设计的要点1.在底层文件设计完成后执行在底层文件设计完成后执行File|Create Default Symbol 命令并编译命令并编译2.在顶层文件中，调用底层设计时在顶层文件中，调用底层设计时1分层设计的要点分层设计的要点1.在底层文件设计完成后执行在底层文件设计完成后执行File|Create Default Symbol 命令并编译命令并编译2.在顶层文件中，调用底层设计时在顶层文件中，调用底层设计时3.顶层文件不能与底层文件名字相同顶层文件不能与底层文件名字相同仿真的要求：所有输入情况都要考虑到，即按照真值表设置仿真波形技巧：选中合组的引脚，单击右键，选择Enter GroupCiABSCo0000000110010100110110010101011100111111实验一：一位全加器的原理图输入设计1做实验时需要注意的问题1.如何封装底层元件？2.怎样进行仿真波形的设置才能合理？3.器件选择哪一个，如何选择？4.引脚锁定时应该注意什么？5.下载电缆的选择注意什么？小结1完整的原理图输入设计流程1分层设计的概念和方法1波形仿真中设置波形的技巧作业1预习实验一，并完成预习报告1请查阅相关资料，设计一位全减器。