毕业设计方案四路智力竞赛抢答器的设计.doc

摘 要本文设计可供四人抢答抢答器电路并对其进行仿真。首先本文提出了一个控制和计时电路方案，并对其进行了论证。设计方案先利用D触发器及优先编码器74LS148N组成抢答电路实施抢答电路运行，然后利用555集成电路组成秒脉冲发生器；然后用其产生矩形波触发倒计时计数器；利用输出进位电压控制计时器停止，并发生警报。然后用Multisim9对电路进行仿真和整体性能指标测试。经过测验，得到了比较符合要求仿真结果。关键字：D触发器、优先编码器74LS148、七段显示译码器74LS48、555集成电路目 录摘 要I目 录II绪 论1第1章 方案和论证21.1 设计要求21.2 方案论证2第2章 单元电路设计42.1 抢答器按键保持和封锁电路42.1.1 74LS74D触发器42.2 选手号码显示电路62.2.1 74LS148优先编码器62.2.2 74LS248七段译码器82.3 脉冲发生器电路102.3.1 555定时器102.4 8421BCD码递减计数器电路122.4.1 十进制可逆计数器74LS192122.5 抢答及限时鸣响电路142.5.1 74LS04非门142.5.2 74LS02和非门15总 结17参考文件18附录 总电路图19附录 元器件清单20绪 论相关这次设计用于多人竞赛抢答器件，在现实生活中很常见，尤其是在伴随多种智益电视节目标不停发展，越来越多竞赛抢答器被用在了其中，这种抢答器好处是不仅能够锻炼参赛选手反应能力，而且能增加节目现场担心、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，利用前景很广泛。在知识竞赛中，尤其是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必需要有一个系统来完成这个任务。假如在抢答中，只靠人视觉是极难判定出哪组先答题。这次设计就是用多个触发器和三极管巧妙设计抢答器，使以上问题得以处理，即使两组抢答时间相差几微秒，也可分辨出哪组优先答题。本文关键介绍了抢答器工作原理及设计，和它实际用途。第1章 方案和论证1.1 设计要求（1）设置一个系统清除和抢答控制开关S，该开关由主持人控制；（2）抢答器含有锁存和显示功效；（3）抢答器含有定时抢答功效，定时时间为60秒，当主持人开启开始键后，定时器进行减计时； （4）假如定时时间已到，无人抢答，此次抢答无效，系统报警并严禁抢答，定时显示器上显示00。1.2 方案论证方案一：用CD4511 、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器组成抢答电路。本电路控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下键值BCD编码经4068 8输入和门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功效。计数器利用两个CD40110和CD4011组合成60秒加法计数器。此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便。方案二：抢答电路由四个D触发器74LS74N，或非门4002BT，开关若干，优先编码器74LS148及七段显示器等组成。本电路控制方法是利用开关进行高低电位输入，当四个开关有一个有优先按下时，D触发器输出端输出高电位经过或非门进入其它D触发器异步复位端从而使其它选手输入信号锁存成无效。倒计时电路由74LS192, 七段显示器，及555定时电路组成。此电路设计即使较复杂，不过能很好实现所要求功效。经过比较二个方案特点，本电路采取方案二！智力竞赛抢答器设计方框图图1.2所表示。包含抢答器电路，秒脉冲发生器电路、计数器电路、译码和显示电路、报警电路和外部控制电路（辅助时序控制电路）等六个部分组成。计时电路递减计时，每隔1秒钟，计时器减1。其中抢答器，计数器和控制电路是系统关键部分。抢答器电路完成抢答功效，计数器完成60秒计时功效，而控制电路完成计数器直接清零、开启计数器、暂停/连续计数、译码显示电路显示功效。当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报灯点亮。抢答电路显示电路倒计时电路CP报警电路 总控制电路显示电路发光二极管图1.2 智力竞赛抢答器电路原理框图设计思绪：利用D触发器上置位或复位实现抢答电路信号优先输入，经过优先编码器和显示译码器把优先抢答选手号码显示出来；由定时器发出秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包含控制电路。第2章 单元电路设计2.1 抢答器按键保持和封锁电路2.1.1 74LS74D触发器74ls74双上升沿D触发器（有预置、清除端），1CP、2CP 时钟输入端，1D、2D 数据输入端，1Q、2Q、1、2输出端，CLR1、CLR2 直接复位端（低电平有效） ，PR1、PR2 直接置位端（低电平有效）。负跳沿触发主从触发器工作时，必需在正跳沿前加入输入信号。假如在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器状态犯错。而边缘触发器许可在CP 触发沿来到前一瞬间加入输入信号1。这么，输入端受干扰时间大大缩短，受干扰可能性就降低了。边缘D触发器也称为维持-阻塞边缘D触发器。工作原理:SD 和RD 接至基础RS 触发器输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不管输入端D为何种状态，全部会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路工作。工作过程以下:(1)CP=0时，和非门G3和G4封锁，其输出Q3=Q4=1，触发器状态不变。同时，因为Q3至Q5和Q4至Q6反馈信号将这两个门打开，所以可接收输入信号D，Q5=D，Q6=Q5=D。(2)当CP由0变1时触发器翻转。这时G3和G4打开，它们输入Q3和Q4状态由G5和G6输出状态决定。Q3=Q5=D，Q4=Q6=D。由基础RS触发器逻辑功效可知，Q=D。(3)触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们输出Q3和Q4状态是互补,即肯定有一个是0，若Q3为0，则经G3输出至G5输入反馈线将G5封锁，即封锁了D通往基础RS 触发器路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基础RS触发器路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态作用，称作置1维持线；Q4输出至G3输入反馈线起到阻止触发器置0作用,称为置0阻塞线。所以，该触发器常称为维持-阻塞触发器。总而言之，该触发器是在CP正跳沿前接收输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步全部是在正跳沿后完成，所以有边缘触发器之称。和主从触发器相比,同工艺边缘触发器有更强抗干扰能力和更高工作速度。74LS74逻辑图图2.1所表示：图2.1 74LS74逻辑图74LS74功效表如表2.1所表示：表2.1 74LS74功效表输 入输 出PRCLRCLKDQ0110100100H*H*1111011001110Q00按键保持和封锁电路图图2.2所表示：图2.2 按键保持和封锁电路图该电路能够完成两个功效：一是能够分辨出选手按键前后次序，而且能够锁存优先抢答选手号码，同时译码显示电路显示编号；二是后面选手按键操作将无效。工作过程：开关J6开启时，则输入为高电位“1”，经过四个或非门后变成低电位“0”。则四个D触发器异步复位端将触发器置“0”，抢答电路处于系统清零状态；当J6闭合时，抢答电路处于工作状态。当抢答开始，若J1先按键，则Q1端输出高电位“1”经过或非门变成低电位“0”，将其它D触发器置0，则抢答信号输出为“1110”（J4J3J2J1），然后经过输出选手号码显示电路显示对应号码。2.2 选手号码显示电路2.2.1 74LS148优先编码器74LS148 为 8 线3 线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线（07）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展。管脚07 编码输入端(低电平有效)，EI 选通输入端(低电平有效)，A0、A1、A2 三位二进制编码输出信号即编码 输 出 端(低电平有效)，GS 片优先编码输出端即宽展端(低电平有效)，EO 选通输出端，即使能输出端。74LS148逻辑图图2.3所表示：图2.3 74LS148逻辑图在实际工作中，同时有多个输入被编码时，必需依据轻重缓急，要求好这些控制对象许可操作前后次序，即优先识别。识别信号优先级并进行编码逻辑部件称为优先编码器。编码器74LS148作用是将输入I0I78个状态分别编成二进制码输出，它功效表见表2.2所表示。它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。优先级分别从I7至I0递减2。表2.2 74LS148功效表输 入输 出E101234567A2A1A0GSE011111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101（其中：1为高电平，0为低电平，不定）2.2.2 74LS248七段译码器74LS248 是由和非门、输入缓冲器和 7 个和或非门组成 BCD-7 段译码器/驱动器。输出是高电平有效。7 个和非门和一个驱动器成对连接，以产生可用BCD 数据及其补码至 7 个和或非译码门。74ls248管脚及功效：（1) A、B、C、D是BCD码输入端。（2) a,b,c,d,e,f,g是输出端。（3) 试灯输入端/LT： 低电平有效。当/LT0时，数码管七段应全亮，和输入译码信号无关。所以，/LT=0可用来检验74LS248和显示器好坏。（4) 动态灭零输入端/RBI： 在LT=1前提下，当/RBI=0且输入DCBA=0000时，译码器各段输出均为低电平，显示器各段全灭，而当输入数据为非零数码时，译码器和显示器正常译码和显示。利用此功效能够实现对无意义位零进行消隐。（5) 灭灯输入/动态灭零输出端/RBO： 这是一个特殊端钮，有时用作输入，有时用作输出。当/RBO作为输入使用，且/RBO0时，数码管七段全灭，和译码输入无关。当/RBO作为输出使用时，受控于/LT和/RBI;当/LT1且/RBO0时，/RBO0；其它情况下/RBO13。本端钮关键用于显示多位数字时，多个译码器之间连接。本设计将/RBI、/LT、/RBO全部置高电平。74LS248引脚图图2.4所表示：图2.4 74LS248引脚图74LS248功效表如表2.3所表示：表2.3 74LS248功效表十进数或功效输入BI/RBO输出LT RBI D C B Aa b c d e f g0123H H L L L LH L L L HH L L H LH L L H HHHHHH H H H H H LL H H L L L LH H L H H L HH H H H L L H4567H L H L LH L H L HH L H H LH L H H HHHHHL H H L L H HH L H H L H HL L H H H H HH H H L L L L891011H H L L LH H L L HH H L H LH H L H HHHHHH H H H H H HH H H L L H HL L L H H L HL L H H L L H12131415H H H L LH H H L HH H H H LH H H H HHHHHL H L L L H HH L L H L H HL L L H H H HL L L L L L LBIRBILT H L L L L LL LLHL L L L L L LL L L L L L LH H H H H H H选手号码显示电路图图2.5所表示；此部分电路关键实现抢答选手编号显示。比如：当第三位选手率先按下抢答器时，LED显示“3”。电路图上显示是“1”，说明第一位选手先按下抢答器。图2.5选手号码显示电路图该电路由优先编码器74LS148N和七段译码器/驱动74ls248N组成。当选手按下抢答器按钮时，抢答信号输入端输入低电平信号，在74LS148N作用下，输出端A1、A2、A3对应输出高低电平，产生对74LS248N控制信号，并由此来控制LED显示信号。注意，选手控制信号从74LS148ND3、D4、D5、D6端输入，而且D3对应选手4号，D4对应选手3号，D5对应选手2号，D6对应选手1号。LED为共阴极七段显示器2.3 脉冲发生器电路2.3.1 555定时器555 定时器是一个模拟和数字功效相结合中规模集成器件。通常见双极性工艺制作称为555，用CMOS工艺制作称为 7555，除单定时器外，还有对应双定时器 556/7556。555 定时器电源电压范围宽，可在4.5V16V工作，7555 可在318V工作，输出驱动电流约为200mA，所以其输出可和TTL、CMOS或模拟电路电平兼容。用555集成电路组成多谐振荡电路为系统提供时钟秒脉冲。555定时器应用为多谐振荡电路时，当电源接通Vcc经过电阻R1、R2向电容C充电，其上电压按指数规律上升，当u上升至2/3Vcc，会使比较器C1输出翻转，输出电压为零，同时放电管T导通，电容C经过R2放电；当电容电压下降到1/3Vcc，比较器C2工作输出电压变为高电平，C放电终止，Vcc经过R1、R2又开始充电；周而复始，形成振荡。则其振荡周期和充放电时间相关，也就是和外接元件相关，不受电源电压改变影响。 公式计算：T1=(R1+R2)Cln2;T2=R2Cln2;振荡周期T = T1+T2=0.7 ( R1 + 2R2) C =1 (s) 555结构图图2.6所表示：图2.6 555结构图555各个引脚功效以下：1脚：GND(或Vss)外接电源负端VSS或接地，通常情况下接地。8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC范围是4.516V，CMOS型时基电路VCC范围为318V。通常见5V。3脚：OUT（或Vo）输出端。2脚：TR低触发端。6脚：TH高触发端。4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不管TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：D放电端。该端和放电管集电极相连，用做定时器时电容放电。电阻分压器由三个5k等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1参考电压为2/3Vcc，加在同相输入端，比较器C2参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同集成运放C1、C2组成。高电平触发信号加在C1反相输入端，和同相输入端参考电压比较后，其结果作为基础RS触发器R端输入信号；低电平触发信号加在C2同相输入端，和反相输入端参考电压比较后，其结果作为基础RS触发器S端输入信号。基础RS触发器输出状态受比较器C1、C2输出端控制4。555电路内部电路方框图如上图2.3.1所表示。它含有两个电压比较器，一个基础RS触发器，一个放电开关T，比较器参考电压由三只5K电阻器组成份压，它们分别使高电平比较器A1同相比较端和低电平比较器A2反相输入端参考电平为2/3Vcc和1/3Vcc。A1和A2输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超出2/3Vcc时，触发器复位，555输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于1/3Vcc时，触发器置位，5553脚输出高电平，同时放电，开关管截止。脉冲发射器电路图图2.7所表示：图2.7 脉冲发射器电路图此部分电路关键是为计时电路提供所需脉冲，通常情况下，脉冲周期为1秒，选手按下强大按钮时，也就开启了次部分电路工作。555定时电路在此处组成振荡器，周期：T=C3(R6+R5)ln2，近似等于1秒5。这也就确定了计数器以1秒1次频率计数。2.4 8421BCD码递减计数器电路2.4.1 十进制可逆计数器74LS19274LS192是同时十进制可逆计数器,它含有双时钟输入，并含有清除和置数等功效，具体功效以下：（1）异步清零。74LS192输入端异步清零信号CR，高电平有效。仅当CR=1时，计数器输出清零，和其它控制状态无关。 （2）异步置数控制。LD非为异步置数控制端低电平有效。当CR=0,LD非=0时D1D2D3D4被置数,不受CP控制。 （3）加法计数器当CR和LD非均无有效输入时即当CR=0、LD非=1,而减数计数器输入端CPd为高电平计数脉冲从加法计数端CPu输入时进行加法计数当CPd和CPu条件交换时则进行减法计数。 （4）保持。当CR=0、LD非=1（无有效输入），且当CRd=CPu=1时计数器处于保持状（5进行加计数：并在Q3、Q0均为1、CPu=0时，即在计数状态为1001时，给出一进位信号。进行减计数：当Q3Q2Q1Q0=0000，且CPd=0时，BO非给出一错位信号。其引脚排列及逻辑符号图2.8所表示： 图2.8 74LS192引脚排列及逻辑符号图中：PL为置数端，CPu为加计数端，CPd为减计数端，TCu为非同时进位输出端，TCd为非同时借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。74LS192功效表如表2.4所表示：表 2.4 74LS192功效表输 入输 出MRP3P2P1P0Q3Q2Q1Q01000000dcbadcba011加计数011减计数8421BCD码递减计数器电路图2.9所表示：图2.9 8421BCD码递减计数器电路图当选手按下抢答器按钮时，电路开始工作。电路开启后，由秒脉冲发生器电路为其提供所需脉冲，两个74LS248均相当于计时器，来一个脉冲就计数一次，对应LED显示也会跳变，周期为1秒。另外，LED1代表信号显示灯也会发光。此处，设计要求是答题时间为60秒，但此处忽略抢答时一秒，故从59秒开始计时。2.5 抢答及限时鸣响电路2.5.1 74LS04非门输入高电平1（5v），输出低电平0（0v）。共有14个接口，7号接地，14号接工作电压14v。另外1-2,3-4,5-6,8-9,10-11,12-13分别是六个反相器。74LS04有六个独立非门，A为输入端，Y为输出端，且输出是A非。74LS04非门反相器符号图图2.10所表示：图2.10 74LS04非门反相器符号74LS04逻辑表如表2.5所表示:表2.5 74LS04逻辑表输 入输 出10012.5.2 74LS02和非门74LS02和非门引脚图图2.11所表示：图2.11 74LS02和非门引脚图74LS02在数字电路课程中为或非门, 作用是二个输入或运算,运算后反相输出。一块74LS02里面集成了四个或非门。74LS02是两个脚作为输入一个脚作为输出。1、4、10、13脚分别作为四个或非门输出。以一个或非门为例来讲。其它多个全部一样。2、3脚作为输入，1脚作为输出，这三个脚组成一个或非门。其逻辑功效为：Y=A+B非，当A和B脚全部输入低电平时输出Y就为高电平，其它情况输出Y全部为低电平。74LS02逻辑表如表2.6所表示:表2.6 74LS02逻辑表输 入输 出ABY110010100001抢答及即时鸣响电路图图2.12所表示：图2.12 抢答及即时鸣响电路图此部分电路完成鸣响功效。具体分为：一.当选手按下抢答器按钮时鸣响;二.当计时器由60变为00是鸣响，提醒选手答题时间已到。选手抢答时产生低电平，经过数次和非门最终变为高电平输入到BUZZER,时期鸣响。当计时器变为00时，产生低电平，经过1个“和非”门，和2个“非”门，也变成高电平时得BUZZER鸣响。总 结此次毕业设计我选课题是四路智力竞赛抢答器设计，实质是属于数字电路部分内容。关键使用了74LS148，74LS248,74LS74等部分集成芯片，和七段数码显示管，555定时电路，蜂鸣器，发光二极管。最开始自己构想了方案一，但在仿真过程中出现了不少问题。比如，计数跳变时，个位和十位跳变不一样时，出现60跳变后成50现象，以后查资料才知道这是反馈延时产生。为了处理方案一中出现多种问题，在查阅了大量图书资料和网络资料下，并借鉴相关设计案例，得到了方案二。这是一个极难数字电路设计，以前认为只学好书上知识就能够了，但在这次设计中很多并非教材上能找到芯片。深有感慨是，想要做好数字电路设计，必需基础知识势必需，但更关键是了解多种芯片结构及其功效和管脚排布。并非多个简单“或”,“和”，“非” 门能处理问题。经过这次设计，我对数字电路设计中逻辑关系等有了一定认识，对以前学数字电路又有了一定新认识，温习了以前学知识，就像大家常说温故而知新嘛，但在设计过程中，碰到了很多问题，有部分知识全部已经不太清楚了，不过经过部分资料又重新温习了一下数字电路部分内容。在这次毕业设计中也使我们同学关系更深入了，同学之间相互帮助，有什么不懂大家在一起商议，听听不一样见解便于我们愈加好了解知识，所以在这里很感谢帮助过我同学。另外，我更明白了不管做什么事全部应该脚扎实地、一步一个脚印地去做。不要一味地去追求结果，应该重视在整个过程中学习。因为能力和时间上问题，我论文存在着很多不足之处，在以后时间里我会更深入去学习和探索。参考文件1吴建国数字电子技术华中科技大学出版社2郝国法电子技术试验冶金工业出版社3彭介华电子技术课程设计指导 高等教育出版社4高吉祥全国大学生电子设计大赛培训系列教程电子工业出版社 5夏路易电路原理图和电路板设计教程 Protel 99SE北京期望电子出版社附录 总电路图附录 元器件清单序号编号名称型号数量 1U6，U7数 码 管SEVEN_SEG_DISPLAY22U1，U5七段译码显示器74LS48D23U3，U48421BCD码计数器74LS192D24U2脉冲电路555_VIRTUAL15U13，U14二输入或门集成芯片74LS32N26U11，U12三输入或非门集成芯片 74LS27D27U10，U15非门集成芯片74LS04D28U9二输入和非门集成芯片74LS00D19U8三输入和非门集成芯片74LS10D110C1，C2电 容10uF,0.1uF211R1，R2电 阻15K,68K212X1电 灯2.5V113J2，J3，J4开 关SDPT SB214电 线 若干15 VCC 电 源 5V 8