SOPC期末考试-整理.doc

______________________________________________________________________________________________________________
翻译题：
SOC：system on chip 片上系统
IP：intellectual property 知识产权
SOPC：system on a programmable chip 片上可编程系统
EDS：Embedded Design Suite 嵌入式开发包
1、RISC Reduced Instruction Set Computer 精简指令集计算机
2、DMIPS Dhrystone Million Instructions executed Per Second
主要用于测试整数计算能力
3、MFLOPS Million Floating-point Operation Per Second
每秒百万个浮点操作

寄存器文件：Register file
算术逻辑单元：Arithmetic Logic Unit
用户指令逻辑接口：Interface to Custom Instruction Logic
异常控制器：Exception Controller
中断控制器：Interrupt Controller
数据总线：Data Bus
指令总线：Instruction Bus
指令和数据缓存：Instruction and Data Cache Memories
紧耦合的数据和指令存储器接口：Tightly Coupled Memory Interfaces for Instructions and Data
JTAG调试模块：JTAG Debug Module

1、IP知识产权的简称，SOC和SOPC在设计上都是以集成电路IP核为基础的。集成电路IP经过预先设计、验证，符合产业界普遍认同的设计规范和设计标准，并具有相对独立并可重复利用的电路模块或子系统。
2、IP核模块有行为、结构和物理三个不同级别的设计，对应描述功能的不同分为三类，即软核、硬核、固核。
3、Nios Ⅱ软核处理器简介：可以帮助用户将产品迅速推向市场，延长产品生命周期，防止出现处理器过时的弊病。（P4）
4、Avalon交换架构：能够进行多路数据同时处理，实现无与伦比的系统吞吐量。（P6）
5、SOPC设计流程
1）系统需求分析，包括功能需求和性能要求等。
2）建立Quartus Ⅱ工程，建立顶层实体。
3）调用SOPC Builder生成一个用户定制的系统模块。
4）将SOPC系统模块集成到硬件工程中，并添加一些模块。
5）在顶层实体中，将SOPC系统模块、Altera的LPM或用户自定义的模块连接起来。
6）分配引脚和编译工程，编译生成系统的硬件配置文件.sof和.pof文件。
7）下载工程，验证，将配置文件下载到开发板上进行验证。
8）软件开发，开发可以使用IDE开发环境，也可以使用SDK Shell。
9）编译软件工程，生成可执行文件.elf。
10）调试程序，将硬件配置文件下载到RAM，直到软硬件协同工作。

6、JTAG UART接口
7、设计优化：在基于FPGA的SOPC设计中，设计优化是一个很重要的课题。设计优化主要包括节省占用FPGA的面积和提高设计系统运行速度两个方面。【面积：设计所消耗的FPGA的逻辑资源的数量，速度：设计的系统在目标芯片上稳定运行时能够达到的最高频率】
8、Nios Ⅱ体系结构：
Nios Ⅱ处理器是一种采用流水线技术、单指令流的32位的通用RISC处理器核，其大部分指令都可以在一个时钟周期内完成。
9、指令和数据总线的特点：
指令总线和数据总线都是遵循Avalon主端口接口规范的主端口。数据主端口连接存储器和外设，而指令主端口只连接存储器。
10、寻址方式：
立即数寻址，绝对寻址，寄存器间接寻址，寄存器寻址，移位寻址
11、Avalon总线的优点：
①简单性，易于理解、使用
②占用资源少，减少对FPGA片内资源的占用。
③高性能
④专用的地址总线、数据总线和控制总线
⑤支持高达1024位的数据宽度，Avalon接口支持任意的数据宽度，支持不是2的偶数幂的数据宽度
⑥支持同步操作
⑦支持动态地址对齐
⑧Avalon总线规范时一个开放的标准，用户可以在未经授权的情况下使用Avalon总线接口来自定义外设。
12、Avalon端口分为主端口和从端口，主端口可以在Avalon总线上发起数据传输，目标从端口在Avalon总线上响应主端口发起的数据传输。一个Avalon外设可能有一个或多个主端口，一个或多个从端口，也可能既有多个主端口，又有多个从端口。
13、主从端口对是指在数据传输过程中，通过Avalon交换架构相互连接起来的主端口和从端口。在传输过程中，主端口的控制和数据信号通过Avalon交换架构和从端口相交互。
14、Avalon端口支持如下属性：
1）等待周期：固定或可变（只对从端口）
2）流水线：固定或可变的延迟
3）建立和保持时间（只对从端口）
4）突发
5）三态
6）改变特定信号的行为
7）需要一个或多个信号类型来实现该属性
15、从端口基本读传输

16、从端口基本写传输

17、为什么实现DSP Builder（P114）
一方面，经由MATLAB/DSP Builder和Quartus Ⅱ软件工具开发的DSP模块或其他功能模块可以成为单片FPGA电路系统的一个组成部分，可以承担一定的功能；另一方面可以通过MATLAB/DSP Builder，为Nios嵌入式处理器设计各类加速器，并可以以指令的形式加入到Nios Ⅱ的指令系统，从而成为Nios Ⅱ系统的一个接口设备，与整个片内嵌入式系统融为一体，即利用DSP Builder和Nios Ⅱ CPU，用户可以根据项目的具体要求，随心所欲地构建自己的DSP处理器系统。
18、DSP Builder支持自动流程和手动流程两种方式：
自动流程中可以选择让DSP builder自动调用Quartus Ⅱ等EDA软件来完成相应的工作；手动模式允许用户选择相应的软件来完成相应的工作，手动模式需要更多的干预，同时提供了更大的灵活性，用户可以指定综合、适配等过程的条件。
19、正弦发生器模块的设计（P116）
IncCount
SinLUT
Delay
Product
Step
SinCtrl
Out

20、使用MATLAB的FDATool进行滤波器系数的计算

21、Nios Ⅱ EDS提供了一个统一的平台，适合用于所有Nios Ⅱ处理器系统。
Nios Ⅱ EDS提供了两种不同的设计流程，包括很多生成Nios Ⅱ程序的软件工具，包括需要版权的和开源软件工具如GNU C/C++工具集。
Nios Ⅱ EDS提供两种开发流程：
第一种开发流程是用户在集成开发环境Nios Ⅱ IDE中完成所有工作；
第二种开发流程是在命令行和脚本环境中使用Nios Ⅱ软件生成工具，然后将工程导入到IDE中进行调试。
22、运行和调试程序（P191）
调试的环境：Nios Ⅱ Hardware（Nios Ⅱ硬件）
Nios Ⅱ Instruction Set Simulator（Nios Ⅱ 指令集仿真器）
运行的环境：Nios Ⅱ Hardware（Nios Ⅱ硬件）
Nios Ⅱ Instruction Set Simulator（Nios Ⅱ 指令集仿真器）
Nios Ⅱ Modelsim（在Modelsim软件环境下运行）
23、应用程序和驱动程序
嵌入式系统的软件开发分为两个部分：应用程序开发和设备驱动程序的开发。应用程序开发占有更大的比重，包括系统的main（）函数和其他的子程序。应用程序同系统硬件资源的通信是通过C标准库函数或者HAL API 。驱动程序是提供给应用程序开发人员开发应用程序之用的，驱动程序通过底层的硬件访问函数和硬件通信。
24、异常中断类型
1）硬件中断
2）软件异常：①为实现的指令 ②软件指令 ③其他异常
二、简答：
1、NiosⅡ采用什么体系结构？指令和数据总线有何特点？
答：NiosII处理器采用哈佛结构，数据总线和指令总线分开，采用了流水线技术，其大部分指令都可以在一个时钟周期内完成。
2、如何改善NiosⅡ的ISR性能？
1）软件性能改进
NiosⅡ IDE为软件开发提供哪些功能？
1）工程管理器
2）编辑器和编译器
3）调试器
4）闪存编程器
（1）将长的处理移到应用程序中
（2）将长的过程移到硬件
（3）增大缓冲器的容量
（4）使用双缓冲
（5）保持中断使能
（6）使用快速存储器
（7）使用嵌套的ISR
（8）使用编译器优化
2）硬件性能改进
（1）添加快速存储器
（2）添加DMA控制器
（3）将异常处理程序地址放入快速存储器
（4）使用快速NiosⅡ内核
（5）选择中断优先级
（6）使用中断向量定制指令

Welcome To
Download !!!

欢迎您的下载，资料仅供参考！

精品资料