第四章-常用组合逻辑.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,第,4,章,常用组合逻辑,功能器件,编码器,编码,把二进制编码按照一定的规律编排，如8421码、格雷码等，使每组代码具有一定的含义（代表某个数或者控制符），称为编码。,编码器,能实现编码功能的逻辑电路称为编码器。,常用的有8线-3线编码器、10线-4线编码器、4线-2线编码器。,4线-2线编码器,实现的电路功能,在编码器若干个输入中，任何时刻只有一个输入信号转换为对应的二进制码；,输入高电平有效，即当I,0,I,3,位中的某一个输入为1，输出Y,1,Y,0,即为相对应的代码。,弊端,当输入为0000和1000时，输出都是00，但是这两种情况在实际生活中是需要区分的。,实际输入时有可能同时多个输入端输入1；,四、优先编码器：,识别请求信号的优先级别并进行编码的逻辑部件。,功能分析,I,0,只有当I,1,I,3,输入为0，且I,0,=1时，输出才为00；,I,1,只有当I,2,，I,3,输入为0，且I,1,=1时，输出才为01，不管I,0,输入何种电平；,I,2,只有当I,3,输入为0，且I,2,=1时，输出才为10，不管I,0,I,1,输入何种电平；,I,3,=1时，输出才为11，不管I,0,I,2,输入何种电平；,因此，他们的优先级从高到低分别为I,3,I,2,I,1,I,0,集成电路编码器：,1）功能：实现对多个输入信号中优先级别最高的进行编码。,2）典型芯片：83线优先编码器74148，该芯片共有16条引线；其中输入线条9条，输出线5条，电源（V,CC,）和地（GND）各一条，输入（07）接收八个输入信号，数字越大的优先级别越高，输入信号低电平有效。输出信号低电平有效，EI输入使能端，输出使能端EO和优先编码工作状态标志GS。利用这三个信号可进行功能扩充。,3）应用：广泛用于中断优先排队等，以实现优先权管理。,当s=1，不工作,当s=0，I,15,I,0,=1时，不编码,当s=0，I,15,I,8,=1，I,7,I,0,至少有一端不为1，低位片编码，高位片不编码；,当s=0，I,15,I,8,=0,I,7,I,0,为任意电平，高位片编码，低位片不编码。,【例题】某医院有一、二、三、四号4间病房，每间设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。,现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。，当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的按钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时，四号灯才亮。试用优先编码器74LSI48和门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。,解：以,分别表示按下一、二、三、,四号病房按下按钮给出的低电平信号，以Y,1,、Y,2,、Y,3,、Y,4,表示一、二、三、四号灯亮的信号。,画逻辑电路图,Y,4,Y,3,Y,2,1,O,1,O,&,&,&,&,Y,1,V,CC,74LS148,译码器/数据分配器,一、译码器的定义及功能,1、译码：,（它是编码的逆过程）将具有特定含义的二进制码进行辨别，并转换成控制信号。,2、译码器：具有译码功能的逻辑电路称为译码器。,3、功能：将n个输入变量变换成2,n,个输出 函数，每个输出函数对应于n个输入变量的一个最小项或者最大项。,74138集成译码器（3-8线译码器）,1）该芯片共有16条引线，其中6条输入线，8条输出线（Y,0,Y,7,），1条电源线和1条地线。输入线A、B、C接收输入代码，S,1,、S,2,和S,3,3个使能输入端，输出线Y,0,Y,7,与输入代码构成的最大项（即最小项之非）对应，输出低电平有效。,2）应用：二进制译码器除了用于实现地址译码，指令译码等功能外，还可用于实现各种逻辑函数的功能。,3）原理分析：1）由图得逻辑函数；2）化简；3）功能图；,4）例。,3.集成38,译码器,74138功能表,表达式：,使能信号有效时：,使能信号G,1,：高电平有效；G,2A,、G,2B,：为低电平有效,【例题1】用74138译码器产生逻辑函数,解：用与非门配合实现,因为,F,1,A,B,C,译码器功能扩展,2片38译码器扩展为416译码器,方案二：,译码器功能扩展,用3-8译码器74138和2-4译码器74139扩展成5-32译码器。,返回,三、7442二一十进制译码器：,1、功能：将BCD码的10组代码翻译成与十进制的10个数字符号对应的输出信号。,2、该芯片共有16条引线，其中4条输入线A,3,A。接收8421码；10条输出线Y,0,Y,9,对应09十个字符，输出低电平有效，另外一条电源线和一条地线。,七段显示译码器,在数字系统中，如数字仪表、数字钟等，常需将测量数据和运算结果用十进制数码显示出来，译码显示电路的功能是将输入的BCD码译成能用于显示器件的十进制数的信号，并驱动显示器显示数字。译码显示器通常由译码器、驱动器和显示器三部分组成，结构方框图如图所示。,译码器,驱动器,显示器,BCD码,数码显示器,定义,用来显示数字、文字或符号的器件,显示方式,字形重叠式：它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发亮即可。,分段式：数码是由分布在同一平面上若干段发光的笔划组成。,占阵式：它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合显示不同的数码。,目前应用最为广泛的是分段式的，下面以半导体七段数码管为例，说明显示器的工作原理。,利用七段不同的组合方式组合，显示015这16个阿拉伯数字。实际应用中1015是并不采用，而是用两位数码显示器进行显示,2.译码/驱动器,显示器需译码/驱动器配合才能完成其显示功能。与TS547显示器相配合的典型七段译码/驱动器为7448，其集成芯片引脚图如下所示。,用7448驱动BS201的连接方法,BCD,七段,显示译码器7448的逻辑图,仅显示有效数字的实例,返回,4.3,数据选择器（多路选择器）,一、数据选择器的定义功能：,1、数据选择功能：是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。对于一个具有2,n,个输入 和1个输出的多路选择器，应有n个选择变量。,2、数据选择器：实现数据选择功能的逻辑电路稼为数据选择器。,3、4选1数据选择器工作原理：,1.4-1数据选择器,F,2,通道选择,D,3,1,D,0,D,2,D,1,S,0,S,多,路,选,择,器,D,3,1,D,0,D,E,F,F,2,D,1,S,0,S,四选一选择器原理及符号,4.数据选择器功能扩展-,通道扩展,8-1扩展成,16-1MUX,5.数据选择器应用实例,逻辑函数的一般形式：,MUX的输出表达式：,令逻辑函数中 m,i,所对应MUX输出表达式中的 D,i,=1，其余项所对应的D,i,=0，即可用MUX实现逻辑函数。,一般，具有 n 个选通端的MUX可实现 n 变量的逻辑,函数，最多可实现 n+1 个变量的逻辑函数。,数据选择器应用实例1,实例1：用8-1选择器74151实现函数：,解：,令74151的通道选择信号S,2,、S,1,、S,0,分别接A、B、C，数据输入端D,0,、D,1,、D,2,、D,4,接低电平，D,3,、D,5,、D,6,、D,7,接高电平，即可实现电路。,数据选择器应用实例1电路,数据选择器应用实例2,实例2：用一片数据选择器74151和必要的门设计,一个电路，输入为4位二进制数，当输入数,据能被2或5整除时输出为1，否则输出为0。,解：设输入的4位二进制数为ABCD，输出用Y表示，,则真值表如下：,输,入,输出,数据选择器应用实例2表达式,令8-1MUX的通道选择信号S,2,、S,1,、S,0,分别接A、B、C，,则（m,i,是S,2,、S,1,、S,0,的最小项）：,整理得：,数据选择器应用实例2电路,令74151的数据输入信号D,0,、D,1,、D,3,、D,4,、D,5,、D,6,接 D，D,2,、D,7,接高电平，即可实现电路。,数据选择器应用实例3,实例3：用8-1MUX和三进制计数器设计一个序列码10100110发生器。,解：令D0D7=10100110，且S,2,S,1,S,0,从000开始按,加1规律变化，即可实现电路。,4.5,算术运算电路,半加器和全加器：它们是完成1位二进制数相加的一种组合逻辑电路。,半加器：,全加器：,多位数加法器：,串行进位加法器：,若有多位数相加，则可采用并行相加串行进位的方式 来完成。,串行进位：任1位的加法运算必须在低1位的运算完成之后才能进行的进位方式。,1.,半加器,半加器:,半加器是不考虑低位进位的加法器,表达式:,S,i,=A,i,B,i,C,i,=A,i,B,i,符号：,返回,真值表：,A,i,B,i,S,i,C,i,0,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,输入 输出,2.全加器,全加器是考虑了低位进位的加法器。,表达式：,S,i,(A,i,B,i,C,i-1,)=,m(1,2,4,7)=A,i,B,i,C,i-1,C,i,(A,i,B,i,C,i-1,)=,m(3,5,6,7)=A,i,B,i,+(A,i,B,i,)C,i-1,符号：,返回,真值表:,3.多位二进制全加器,一种四位并行输入，并行输出的全加器如下图:,缺点：速度慢,返回,并行相加，串行进位,4.超前进位加法器,电路中各位的进位信号由专门的进位信号产生电路（进位门）同时产生。,一位全加器进位信号,C,i,分析：,C,i,=A,i,B,i,C,i-1,+A,i,B,i,C,i-1,+A,i,B,i,C,i-1,+A,i,B,i,C,i-1,=A,i,B,i,+(A,i,B,i,)C,i-1,S,i,=,A,i,B,i,C,i-1,令：,G,i,=A,i,B,i,（进位产生函数）,P,i,=A,i,B,i,（进位传递函数）,则：,C,i,=,G,i,+,P,i,C,i-1,S,i,=,P,i,C,i-1,所以有：,C,0,=G,0,+P,0,C,-1,C,1,=G,1,+P,1,C,0,C,2,=G,2,+P,2,C,1,C,3,=G,3,+P,3,C,2,各位的进位,逐次代入得下式（式5.1）：,C,0,=G,0,+P,0,C,-1,C,1,=G,1,+P,1,C,0,=G,1,+P,1,G,0,+P,1,P,0,C,-1,C,2,=G,2,+P,2,C,1,=G,2,+P,2,G,1,+P,2,P,1,C,0,=G,2,+P,2,G,1,+P,2,P,1,G,0,+P,2,P,1,P,0,C,-1,C,3,=G,3,+P,3,C,2,=G,3,+P,3,G,2,+P,3,P,2,C,1,=G,3,+P,3,G,2,+P,3,P,2,G,1,+P,3,P,2,P,1,C,-1,=G,3,+P,3,G,2,+P,3,P,2,G,1,+P,3,P,2,P,1,G,0,+P,3,P,2,P,1,P,0,C,-1,式5.1说明只要各位数据和低位进位同时输入，各位之间的进位信号与和就能同时产生。,和的产生,式3.2：S,0,=A,0,B,0,C,-1,S,1,=A,1,B,1,C,0,S,2,=A,2,B,2,C,1,S,3,=A,3,B,3,C,2,由式3.1和3.2可以构成四位超前进位加法器。,超前进位四位二进制全加器7483/283逻辑符号如下图：,7483/283符号与引脚排列,数据比较器,数值比较器就是对两数A、B进行比较，比判断其大小的逻辑电路。判断结果有AB；AB；A=B三种情况,1.一位二进制比较,L,AB,实现电路,真值表：,L,AB,=AB,L,AB,A=B,A,=,AB,A=B,0,1,7485使用与扩展-,八位比较,=,B,A=B,AB,AB,A=B,A,3,B,3,A,2,B,2,A,1,B,1,A,0,B,0,AB,A=B,AB,AB,A=B,0,1,A,3,B,3,A,2,B,2,A,1,B,1,A,0,B,0,A,7,B,7,A,6,B,6,A,5,B,5,A,4,B,4,输入数据,级连,比较结果,输入,IC2,IC1,7485使用与扩展-,二十位比较,7485使用与扩展-,24位比较,返回,谢谢,