微机原理与接口技术第2章.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,【,本章重点,】,本章主要讲述,8086,的硬件结构、外部引脚、,内部寄存器的组织、和总线时序。,【,本章难点,】,引脚功能和总线时序。,第,2,章,8086,微处理器,2.2.1 8086,的结构特点,微处理器执行一段程序通常是通过重复执行如下步骤来完成。即：,（,1,）,从内存储器中取出一条指令，分析指令操作码；,（,2,）,读出一个操作数（如果指令需要操作数）；,（,3,）,执行指令；,（,4,）,将结果写入内存储器（如果指令需要）。,2.1 8086 CPU,的结构,图,2-1 8086,的结构框图,1,总线接口部件,（,1,）,4,个段地址寄存器,CS-16,位的代码段寄存器,DS-16,位的数据段寄存器,ES-16,位的扩展段寄存器,SS-16,位的堆栈段寄存器,（,2,）,16,位的指令指针寄存器,IP,（,3,）,20,位的地址加法器,（,4,）,6,字节的指令队列。,2,执行部件,（,1,）,4,个通用寄存器，即,AX,、,BX,、,CX,，,DX,；,（,2,）,4,个专用寄存器，即基数指针寄存器,BP,，,堆栈指针寄存器,SP,，,源变址寄存器,SI,，,目的变址寄存器,DI,；,（,3,）,标志寄存器,Flag,；,（,4,）,算术逻辑单元,ALU,；,8086,的执行部件（,EU,）,有如下特点：,（,1,）,4,个通用寄存器既可以作为,16,位寄存器使用，也可以作为,8,位寄存器使用。,（,2,）,AX,寄存器也常称为累加器，,8086,指令系统中有许多指令都是通过累加器的动作来执行的。,寄存器,执行操作,AX,整字乘法，整字除法，整字,I/O,AL,字节乘法，字节除法，字节,I/O,，,转移，十进制算术运算,AH,字节乘法，字节除法,BX,转移,CX,串操作，循环次数,CL,变量移位或循环控制,DX,整字乘法，整字除法，间接寻址,I/O,SP,堆栈操作,SI,字符串操作,DI,字符串操作,表,2-1,寄存器的主要用途,（,3,）加法器是算术逻辑部件主要部件，绝大部分指令的执行都是由加法器完成的。,（,4,）标志寄存器共有,16,位，其中，,7,位未用，所用的各位含义如下：,O,D,I,T,S,Z,A,P,C,0,15,状态标志有,6,个，即,SF,、,ZF,，,PF,、,CF,，,AF,和,OF,。,符号标志,SF(Sign Flag),：,它和运算结果的最高位相同。若运算结果最高位为,1,，则,SF=1,，,否则,SF=0,。,零标志,ZF(Zero Flag),：,如果当前的运算结果为零，则,ZF=1,，,否则,ZF=0,。,奇偶标志,PF(Parity Flag),：,如果运算结果的低,8,位中所含的,1,的个数为偶数，则,PF=1,，,否则,PF=0,。,进位标志,CF(Carry Flag),：,当执行一个加法运算使最高位产生进位时，或者执行一个减法运算引起最高位产生借位时，则,CF=1,，,否则,CF=0,。,辅助进位标志,AF(Auxiliary Carry Flag),：,当加法运算时，如果第三位往第四位有进位，或者当减法运算时，如果第三位从第四位有借位，则,AF=1,，,否则,AF=0,。,溢出标志,OF(Overflow Flag),：,当运算过程中产生溢出时，会使,OF=1,，,否则,OF=0,。,控制标志有,3,个，即,DF,、,IF,、,TF,。,方向标志,DF(Direction Flag),：,这是控制串操作指令的标志。如果,DF=0,，,则串操作过程中地址会不断增值，反之，如果,DF=1,，,则串操作过程中地址会不断减值。,中断标志,IF(1uterrupt Enable Flay),：,这是控制可屏蔽中断的标志。如,IF=0,，则,CPU,不能对可屏蔽中断请求作出响应，如果,IF=1,，则,CPU,可以接受可屏蔽中断请求。,跟踪标志,TF(Trap Flay),：,如果,TF=1,，则,CPU,按跟踪方式执行指令。,2.2.2 8086,的总线工作周期,在,8086,中，一个最基本的总线周期由,4,个时钟周期组成,在,T1,状态，,CPU,往多路复用总线上发出地址信息，以指出要寻址的存储单元及外设端口的地址。,在,T2,状态，,CPU,从总线上撤消地址，而使总线的低,16,位浮置成高阻状态，为传输数据作准备。总线的最高,4,位,(A19,A16),用来输出本总线周期状态信息。这些状态信息用来表示中断允许状态、当前正在使用的段寄存器名等。,在,T3,状态，多路总线的高,4,位继续提供状态信息，而多路总线的低,16,位上出现由,CPU,写出的数据或者,CPU,从存储器或端口读入的数据。,在有些情况下，被写入数据或者被读取数据的外设或存储器不能及时地配合,CPU,传送数据。这时，外设或存储器会通过“,READY,”,信号线在,T3,状态启动之前向,CPU,发一个“数据未准备好”信号，于是,CPU,会在,T3,之后插入,1,个或多个附加的时钟周期,T,W,。,T,W,也叫等待状态。在,Tw,状态，总线上的信息情况和,T3,状态的信息情况一样。当指定的存储器或外设完成数据传送时，便在“,READY,”,线上发出“准备好”信号，,CPU,接收到这一信号后，会自动脱离,T,W,状态面进入,T4,状态,.,在,T4,状态，总线周期结束。需要指出的是，只有在,CPU,和内存或,I,O,接口之间传输数据，以及填充指令队列时，,CPU,才执行总线周期。可见，如果在,1,个总线周期之后，不立即执行下,1,个总线周期。那么，系统总线就处在空闲状态，此时，执行空闲周期。,2.3 8086/8088,的引脚信号和工作模式,2.3.1,最小模式和最大模式的概念,所谓最小模式，就是在系统中只有,8086,一个微处理器。在这种系统中，所有的总线控制信号都直接由,8086,产生，因此，系统中的总线控制逻辑电路被减到最少。,最大模式是相对最小模式而言，在此系统中，包含两个或两个以上的微处理器，其中一个主处理器就是,8086,，其他的处理器称为协处理器，它们是协助主处理器工作的。和,8086,配合的协处理器有两个。一个是数值运算协处理器,8087,，一个是输入输出协处理器,8089,。,2.3.2 8086,的引脚信号和功能,1,AD,15,AD,0,地址数据复用引脚,(,双向工作,),2,A,19,S,6,A,16,S,3,地址状态复用引脚,(,输出,),3,BHE/S7,高,8,位数据总线允许状态复用引脚（输出）,BHE,A,0,操,作,所用的数据引脚,0,0,从偶地址单元开始读写一个字,AD,15,AD,0,0,1,从奇地址单元或端口读写一十字节,AD,15,AD,8,1,0,从偶地址单元或端口读写一个字节,AD,7,AD,0,1,1,无效,0,1,从奇地址开始读写一个字,AD,15,AD0,1,0,在第一个总线周期，将低,8,位数字送到,AD,15,AD,8,在第二个总线周期，将高,8,位数字送到,AD,7,AD,0,4,NMI,非屏蔽中断信号,5,INTR,可屏蔽中断请求信号,6,RD,读选通信号,7,CLK,时钟信号,8,RESET,复位信号,9,READY,准备就绪输入信号,10,TEST,测试信号,11,MN/MX,最小最大模式控制信号,12,GND,地和,VCC,电源,2.3.3 8086,最小工作方式,当,8086,第,33,脚,MN,MX,固定接到,+5V,时，就处于最小工作模式下第,24,脚第,3l,脚的信号含义如下：,1,INTA,中断响应信号,(,输出,),ALE,地址锁存允许信号,DT/R,数据收发信号,5,M/IO,存贮器输入输出控制信号,6,WR,写信号,数据传输方式,I/O,读,0,0,1,I/O,写,0,1,0,存贮器读,1,0,1,存贮器写,1,1,0,表,2-3,最小模式数据传输方式,7,HOLD,总线保持请求信号,8,HLDA,总线保持响应信号,9,SS0,状态输出线,性能,1,0,0,中断响应,1,0,1,读,IO/M,端口,1,1,0,写,IO/M,端口,1,1,1,暂停,0,0,0,取指,0,0,1,读存贮器,0,1,0,写存贮器,0,1,1,无作用,M/IO,DT/R,SS0,图,2-7,是,8088,在最小模式下的典型配置,2.3.4 8086,最大工作方式,当,MN/MX,加上低电平时，,8086CPU,工作在最大模式下。此时,8086CPU,工作于多处理器系统。,1,QSl,和,QS0,指令队列状态信号,2,S2,，,S1,，,S0,总线周期状态信号,3,LOCK,总线封锁信号,4,RQ/GT1,，,RQ/GT0,总线请求信号输入总线请求允许信号输出,图,2-8 8086,最大工作模式的典型配置,1,总线控制器,8288,2,总线仲裁控制器,8289,2.3.5 8086,系统复为和启动操作,寄存器名称,寄存器状态,标志寄存器（,FR,）,指令指针寄存器（,IP,）,CS,段寄存器,DS,段寄存器,SS,段寄存器,ES,段寄存器,指令队列,其它寄存器,清零,0000H,FFFFH,0000H,0000H,0000H,空,0000H,表,2-9,复位时,8086/8088,个内部寄存器的值,由表,2-9,中看到，在复位的时候，代码段寄存器,CS,和指令指针寄存器,IP,分别初始化为,FFFFH,和,0000H,。,所以，,8086,8088,在复位之后再重新启动时，便从内存的,FFFF0H,处开始执行指令，使系统在启动时，能自动进入系统程序。在复位时，由于标志寄存器被清零，即所有标志位都被清除了，因而，系统程序在启动时，总是要通过指令来设置各有关标志。复位信号,RESET,从高电平到低电平的跳变会触发,CPU,内部的一个复位逻辑电路，经过,7,个时钟周期之后，,CPU,就被启动而恢复正常工作，即从,FFFF0H,处开始执行程序。,2.4,存贮器组织,2.4.1,由段寄存器、段偏移地址确定物理地址,20,位物理地址,=,段寄存器的内容,16+,偏移地址,段寄存器的内容,16,（相当于左移,4,位）变为,20,位，再在低端,16,位加上,16,位的偏移地址，便可得到,20,位的物理地址。,这里仅以,8086CPU,复位后如何形成启动地址为例，说明物理地址的计算方法。复位时,CS,的内容为,FFFFH,，,IP,的内容为,0000H,。,复位后的启动地址由,CS,段寄存器和,IP,的内容共同决定，即：启动地址,=CS16+IP,=FFFF0H+0000H,=FFFF0H,2.4.2,段寄存器的使用,访问存贮器类型,默认段寄存器,可指定段寄存器,段内偏移地址位源,取指令码,CS,无,IP,堆栈操作,SS,无,SP,串操作源地址,DS,CS、ES、SS,SI,串操作目的地址,ES,无,DI,BP,用作基址寄存器,SS,CS、DS、ES,寻址方式确定有效地址,一般数据存取,DS,CS、ES、SS,寻址方式确定有效地址,表,2-10,段寄存器使用时的一些基本约定,