FPGA技术课程设计题目.doc

《FPGA技术》课程设计题目
课题一 定时闹钟

设计要求：
设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用。电子钟要求如下：
（１）计时功能：4位LED数字时钟对当前时间的小时和分钟进行显示，显示的最长时间为23小时59分。
（２）设置并显示新的闹钟时间：用户先按“set”键，再用数字键“0”～“9”输入时间，然后按“alarm”键确认。在正常计时显示状态下，用户直接按下“alarm”键，则已设置的闹钟时间显示在显示屏上。
（３）设置新的计时器时间：用户先按“set”键，再用数字键“0”－“9”输入新的时间，然后按“time”键确认。在输入过程中；输入的数字在显示屏上从右到左依次显示。例如，用户要设置新的时间 12：00，则按顺序输入“l”，“2”，“0”，“0”键，与之对应，显示屏上依次显示的信息为：“1”，“12”；“120”，“1200”。如果用户在输入任意几个数字后较长时间内，例如5秒，没有按任何键，则计时器恢复到正常的计时显示状态。
（４）闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声；

教学提示:
根据上述设计的功能，可以进行功能分割成几大功能模块。例如，系统可能包含按键去抖模块，用于按键编码的编码器，用于时钟计数的计数器，用于保存闹钟时间的寄存器，用于显示的七段数码显示电路等。但其中最主要部分的是控制各个部分协同工作的电路，即控制器，以按照设计功能产生适当的时序控制。

课题二 波形发生器

设计要求：
（1）设计并实现一个可产生正弦波、三角波波形发生器。
（2）其工作频率为50MHz，可产生1MHz、2MHz、3MHz、4MHz、5MHz的正弦波、三角波。所产生波形的幅度、相位均可调整，输出数据的字长为12 bit。若波形的频率为n MHz，则相位的最小调幅为2π*n/60。
(2)要求进行4级幅度调整，即ROM中存储的数据字长为10 bit，ROM输出的数据分别乘以001、100、011、和100。

教学提示：
根据题目所给出的要求，可以计算出设计波形发生器时所需的各项参数。采用DDS技术，波形发生器的结构框图如图1所示。

图1 DDS波形发生器的结构框图