《微型计算机技术》学习辅导名师优质课获奖市赛课一等奖课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,本幻灯片资料仅供参考，不能作为科学依据，如有不当之处，请参考专业资料。,微型计算机技术,学习辅导,刘 明,华中师范大学计算机科学系,第1页,1 教学目标,伴随微型计算机在各行各业中应用不停扩大，包含单片机在内微型计算机应用已随地可见，理工科学生有必要了解掌握该领域理论知识及专业技术,微型计算机技术是计算机科学与技术专业主要专业课程。本课程系统地介绍微型计算机系统基本组织结构及基本工作原理，微型计算机接口原理及应用技术。重点阐述微处理器与外界连接技术，包含硬件接口电路设计和相关应用软件设计。,第2页,2,2 教学要求,本课程要求学生了解和掌握微型计算机基本概念、基本理论和基本方法，经过本课程学习，使学生了解微型计算机系统特点、工作原理和组织结构，掌握微型计算机接口技术基本原理和方法，含有分析和设计接口能力，为开发和应用微型计算机系统打下良好理论和实践基础。,第3页,3,2 详细要求1,微型计算机系统组织结构及工作原理：,微处理器芯片、微型计算机、微型计算机系统基本组织结构和基本工作原理；,第4页,4,2 详细要求2,微型计算机接口原理及应用技术：,接口基本概念；定时计数器、并行接口、串行接口、中止控制器、,DMA,控制器、,A/D,和,D/A,转换器接口等接口电路工作原理、硬件设计及软件驱动程序编程方法；,I/O,端口地址译码电路设计。,第5页,5,2 详细要求3,微型计算机技术现实状况与发展趋势：,嵌入式系统、软硬件协同设计（Software/Hardware Co-Design）、系统芯片（System on Chip，SOC）,、,含有知识产权内核(Intellectual Property Core,IP核)等技术,第6页,6,2,与其它课程关系,计算机组成原理、计算机系统结构和微型计算机技术是计算机科学与技术专业关键课程。,但三门课程内容陈旧且彼此交叉重复，为此1997年教育部邀请国内资深教授、参考国外同类权威教材，组织确定该系列教材内容划分和所属重点。,第7页,7,2,各课程重点,计算机系统结构：,重点叙述计算机系统各种基本结构、设计技术和性能定量分析方法；,计算机组成原理：,侧重讨论计算机基本部件组成和组成方式，基本运算操作原理和单元设计思想、操作方式及其实现；,微型计算机技术：,突出应用，详细讲述微处理器芯片、计算机主板、接口技术和应用编程方法。,第8页,8,2 教材与教学参考书,教 材：,微型计算机技术，孙德文，高等教育出版社，.1。,参考书：,1微型计算机接口技术及其应用，刘乐善等，华中科技大学出版社，.1。,2微型计算机原理及应用，周明德，清华大学出版社。.2。,第9页,9,第一章 微型计算机概论,第10页,本章,重点与难点,内容,本章主要介绍相关微型计算机系统基本概念，包含,微处理器、微型计算机和微型计算机系统定义，,微型计算机发展概况，微型计算机特点和应用，以及,微型计算机分类，并在此基础上从三个层面上引出微机系统总线结构概念。重点了解微型计算机系统各组成部件功效和相互关系，了解微型计算机系统总线结构特点，以及对于微处理器、微型计算机和微型计算机系统，怎样采取总线结构框架连接各部分组件而组成一个整体。,第11页,11,1,关于微型计算机简单介绍,首先介绍微处理器、微型计算机和微型计算机系统定义以及三者之间关系。对于微处理器发展概况，应结合微电子学发展来了解微处理器芯片技术，以及所遵照摩尔定律，即芯片容量每,18-24,个月增加一倍。,第12页,12,术语,运算器,微处理器 控制器,存放器,微型计算机 内存放器,硬件 输入/输出接口,输入/输出设备及外存放器,微型计算机系统 电源、面板、机架等,软件 系统软件,应用软件,第13页,13,微型计算机系统基本组成,第14页,14,微处理器,中央处理器（CPU）,运算器,完成算术/逻辑运算,控制器,操作控制,存放器组,存放参加运算数据、中间结果、地址等,第15页,15,微型计算机发展,摩尔定律,第N代微处理器,第16页,16,摩尔定律,芯片容量每18-24个月增加一倍,第17页,17,微处理器发展,4004(2300/50m)/8008,8080/8085、8086/8088,80286/80386/80486,Pentium/Pentium Pro/Pentium,Pentium/Pentium(4200万/0.13m),集成电路技术发展是基础,高性能、低能耗、高速度、低成本,第18页,18,Intel 4004,第19页,19,Intel 8088,第20页,20,Intel Pentium,第21页,21,Intel Pentium,第22页,22,主频为3.2GIntel处理器,处理器关键：Prescott和Northwood,第23页,23,1,关于微型计算机简单介绍,微型计算机系统发展经历了四个阶段：电子管计算机,(1946),、晶体管计算机,(1958),、集成电路计算机,(1965),、大规模集成电路计算机,(1970),。,微型计算机系统往两个方向发展，一是越来越大：小中大巨，二是越来越小：微型计算机。,第24页,24,电子计算机发展,电子管计算机(1946),晶体管计算机(1958),集成电路计算机(1965),大规模集成电路计算机(1970),越来越大:,小中大巨型机,越来越小:,微型计算机(,PC、单片机、单板机,),.,第25页,25,电子计算机发展ENIAC,第一台电子计算机,（通用可编程序）,18800电子管,30吨,150平方米,150kw,5000次/秒,第26页,26,电子计算机发展ENIAC,第27页,27,电子计算机发展ENIAC,第28页,28,电子计算机发展ENIAC,第29页,29,1,关于微型计算机简单介绍,在学习微型计算机系统基本组成之后，按照组装形式和系统规模，能够把微型计算机划分为单片机、单板机和个人计算机。其中单片机是将,CPU,、部分存放器、部分,I/O,接口集成在一个芯片上，单板机是将,CPU,、存放器、,I/O,接口及部分,I/O,设备安装在一个印刷线路板上。,第30页,30,单片机,将CPU、部分存放器、部分I/O接口集成在一个芯片上,第31页,31,单板机,将CPU、存放器、I/O接口及部分I/O设备安装在一个印刷线路板上,第32页,32,研华工控主板：SOM-2353,CPU,:NS Geode GX1-300,芯片组,:NS CS5530A,内存,:在板64MB SDRAM,VGA,:支持VGA和VESA,最大可达 1280 x1024和1024x768,LCD接口,:18位LCD信号输出,网口,:10/100 Mbps,Audio,:AC97,尺寸,:68mm x 100mm,功耗,5V1.6A,第33页,33,Embedded Solution,OS为Win CE，并可支持 ROM、LCD、,触摸屏、COM等全部硬件功效,1个COM，1个CFC(64M/128M)、1个USB、1个键盘、1个鼠标接口、1个PCMCIA接口、一个Audio、一个LCD,在SOM-2353基础上，开发一底板:,第34页,34,2,微型计算机系统总线结构,分别在微处理器、微型计算机和微型计算机系统三个层面上介绍微处理器经典结构、微型计算机基本结构，以及用元件级总线、板卡总线和通信总线组成微机系统。,第35页,35,三个层面上经典结构,第36页,36,总线,在计算机中，各个部件之间传送信息公共连线称为,总线,。,内部总线,元件级总线,板卡总线/局部总线,第37页,37,地址总线（Address Bus）,CPU用来向存放器或I/O端口传送地址,单向（CPU发出）,位数(n)决定了CPU可直接寻址内存容量(2,n,),第38页,38,数据总线（Data Bus）,CPU与存放器及外设交换数据通路,双向、,三态,位数与微处理器位数相同,第39页,39,控制总线（Control Bus）,用来传输控制信号,由两种方向单向控制信号组成,第40页,40,第二章,80X86 微处理器结构,第41页,本章,重点与难点,内容,微处理器是微型计算机系统控制关键。本章主要内容是介绍,80X86,系列微处理器（从8086到Pentium）结构特点，详细讨论,80X86,微处理器编程结构、引脚信号功效及总线时序。重点学习8086,CPU,内部结构、,8086CPU,引脚信号及其功效、,8086,存放器组织、,8086,系统配置以及,8086CPU,时序，尤其是8086,CPU,一些控制信号功效应深刻了解和熟练掌握。,第42页,42,本章,重点与难点,内容,本章难点是,8086,系统工作在最小方式下配置以及总线时序，要求能够画出,8086,系统最小方式配置框图，分析各部件功效以及,8086,系统工作总线时序。,第43页,43,1,从8086到Pentium,8086,微处理器内部结构包含,BIU,（总线接口单元）和,EU,（执行单元）部件。总线接口单元由段存放器（,CS,、,DS,、,SS,、,ES,）、指令指针存放器,(IP),、地址加法器、内部存放器、指令队列缓冲器及,I/O,控制逻辑等部分组成。它是,CPU,与外部,(,存放器、,I/O),接口，提供总线信号并完成全部总线操作，比如地址形成,(,逻辑地址物理地址,),、取指令,(CS,：,IP),、指令排队以及读,/,写操作数等功效。,第44页,44,1,从8086到Pentium,执行单元部件由通用存放器组、专用存放器组、算术逻辑运算单元（,ALU,）、标志存放器（,FR,）和内部控制逻辑组成，负责全部指令译码和执行、,向,BIU,提供数据和地址、管理内部存放器及标志存放器,(PSW),等。应了解,EU和BIU操作关系和指令流水。,简单了解,80286,、,80386,、,80486,、Pentium系列各类微处理器结构特点以及相互之间关系。,第45页,45,8086 CPU,Intel，1978年，16位,29000个晶体管，3m,40pin，双直列封装,5MHz/8MHz/10MHz,第46页,46,8086 CPU结构图,第47页,47,8086 CPU,内部结构,总线接口单元BIU,由段存放器（CS、DS、SS、ES）、指令指针存放器(IP）、地址加法器、内部存放器、指令队列缓冲器及I/O控制逻辑等部分组成。,执行单元部件EU,由通用存放器组、专用存放器组、算术逻辑运算单元（ALU）、标志存放器（FR）和内部控制逻辑组成。,第48页,48,总线接口部件BIU,CPU与外部(存放器、I/O)接口,提供总线信号,完成全部总线操作,功效,地址形成(逻辑地址物理地址),取指令(CS:IP)、指令排队,读/写操作数,总线控制,第49页,49,指令执行部件EU,负责全部指令译码和执行,向BIU提供数据和地址,管理存放器及标志,第50页,50,2,80,X,86,微处理器编程结构,80,X,86,微处理器存放器组主要包含基本结构存放器、系统级存放器、调试和测试存放器以及浮点存放器。,8086,微处理器有14个基本结构存放器，按其用途可分为,8,个通用存放器（,AX,、,BX,、,CX,、,DX,、,SP,、,BP,、,SI,、,DI,）、,2,个专用存放器（,IP,、,Flags,）和,4,个段存放器（,CS,、,DS,、,SS,、,ES,）,3,类。对于,80286,、,80386,、,80486,、Pentium系列各类微处理器系统级存放器、调试和测试存放器以及浮点存放器可作普通性了解。,第51页,51,内部,存放器结构,第52页,52,标志存放器(PSW),第53页,53,3 80,X,86,微处理器引脚功效,对于80,X,86,微处理器,引脚功效，本节详细描述8086/8088引脚功效，介绍时钟发生、总线锁存、总线缓冲和总线收发等概念。经过对8086/8088引脚按功效划分（地址总线、数据总线、控制总线及时钟与电源等其它）来学习，重点掌握时分复用技术在8086/8088引脚中应用、8088与8086差异、8086 CPU惯用控制信号引脚功效以及8086系统配置工作方式（最小方式与最大方式）区分。在此基础上也简明描述32位,微处理器（,80386、80486、,Pentium）,引脚功效。,第54页,54,8086CPU,引脚,两种模式(MN/MX),最小模式,单CPU系统,最大模式,多CPU系统,协处理器系统,第55页,55,8086CPU,引脚,四类引脚,地址总线:20位地址线,数据总线:16位数据线,控制总线:读/写/.,其它:电源/时钟/.,第56页,56,8086CPU,引脚数据/地址,数据/地址引脚,AD,15,AD,0,数据/地址,复用,地址需锁存(T,1,ALE),20位内存地址低16位,16位I/O地址,A,19,A,16,/S,6,S,3,地址/状态,20位内存地址高4位/运行状态,第57页,57,8086CPU,引脚控制总线,BHE/S,7,高8位数据允许/状态,MN/MX,最小/最大模式,RD,读选通,WR,写选通,ALE,地址锁存允许,DEN,数据允许,DT/R,数据发送/接收,READY,准备就绪,第58页,58,8086CPU,引脚控制总线,INTR,可屏蔽中止请求,INTA,中止响应,NMI,不可屏蔽中止请求,RESET,复位,FFFF0H开始,HOLD,总线保持请求,HLDA,总线保持响应,CLK,时钟,V,CC,GND,+5V,信号地,第59页,59,8088与8086差异,8088,外部8位数据总线,4字节指令队列,IO/M,准十六位CPU,8086,外部16位数据总线,6字节指令队列,M/IO,十六位CPU,第60页,60,8086系统配置,8086最小模式系统,8088最小模式系统,第61页,61,8086最小模式系统,第62页,62,地址锁存8282,第63页,63,双向数据总线收发器8286,1:,0:,第64页,64,8088最小模式系统,第65页,65,4 80,X,86,微处理器基本时序,了解8086,微处理器,总线时序，8086执行指令包括三种周期，即时钟周期、总线周期和指令周期。首先要掌握这三种周期区分与相互之间联络。时钟周期T是CPU时钟频率倒数，总线周期是完成一次总线操作所需时间，普通包含多个T(经典4个)，指令周期是执行一条指令所需时间包含多个总线周期。,第66页,66,4 80,X,86,微处理器基本时序,其次要掌握几个基本总线周期（比如读操作、写操作、中止响应周期和系统复位等）时序关系。要求结合8086,微处理器,引脚信号功效了解三总线信号在这些经典总线周期中出现时间关系，从而为学习8086,微处理器同内存放器及I/O设备接口作准备。,第67页,67,8086 CPU时序概念,指挥:CLK,时钟周期,CPU时钟频率倒数,T,总线周期,完成一次总线操作所需时间,多个T(经典4个),指令周期,执行一条指令所需时间,多个总线周期,第68页,68,时钟周期或状态周期,8086CPU内部逻辑操作以及与外部存放器和I/O交换数据进行总线操作全部由CPU时钟来定时。,CPU基本定时单位称为时钟周期或者状态周期。,假设8086主频为10MHz，一个时钟周期为100ns。,第69页,69,总线周期及其经典示意图,CPU为了读取指令或传送数据，需要经过总线接口部件BIU与存放器或I/O接口进行信息交互，执行对总线操作。进行一次数据传送总线操作定义为一个总线周期。,第70页,70,总线周期(读操作),第71页,71,总线周期(写操作),第72页,72,中止响应周期（INTA）,第73页,73,中止响应周期（INTA）,第一个INTA周期,通知外设接口（或中止控制器），准备好中止类型信息,第二个INTA周期,放出中止类型号数据,CPU从DB获取中止类型号,第74页,74,第三章,内存放器及其接口,第75页,本章,重点与难点,内容,本章主要讨论内存放器及其接口，主要内容包含三部分。第一部分介绍三类经典半导体存放器芯片（SRAM芯片HM6116、DRAM芯片Intel 2164和EPROM芯片Intel 2732）结构、工作原理和外特征。在此基础上，第二部分重点讲述半导体存放器芯片同微处理器接口基本技术。,第76页,76,本章,重点与难点,内容,尤其是在第三部分介绍16位和32位微机系统中存放器接口技术。要求深刻了解三类经典半导体存放器芯片外特征和读写过程，以及惯用译码器（如74LS138）特征和应用，重点掌握存放器接口基本技术，难点是16位和32位微机系统中存放器接口技术特点。,第77页,77,1,半导体存放器,存放器是计算机系统中主要组成部分，用于存放计算机系统工作时所用信息。首先要求掌握存放系统概念、存放器系统体系结构、内存放器中数据组织、存放器分类及半导体存放器芯片主要性能指标。对于三类经典半导体存放器芯片（SRAM芯片HM6116、DRAM芯片Intel2164和EPROM芯片Intel2732）结构、工作原理和外特征，要求了解各引脚功效。,第78页,78,存放器概述,计算机中用来存放程序和数据部件,表征计算机记忆能力,存放器各种分类,第79页,79,存放器分类,存放器按用途可分为：,内存放器（主存）与外存放器（辅存）,存放器按用途可分为：,TTL型（双极型）与MOS型（单极型）,存放器按存取方式可分为：,RAM与ROM,第80页,80,存放器概述,存放器引脚特征,地址线,数据线,片选,输出允许,读/写控制,第81页,81,半导体存放器,半导体存放器主要性能指标,存放容量：,存取速度：,存取时间、存放周期,可靠性：MTBF,功耗,性能/价格比,第82页,82,半导体存放器,RAM,SRAM:速度快、集成度低,DRAM：速度慢、集成度高,ROM,MROM,PROM,EPROM,EEPROM,第83页,83,RAM,结构、工作原理、经典器件,随机存取存放器RAM,在正常环境下可依据需要进行数据读出和写入,易失性存放器，需要DC支持,SRAM/DRAM,第84页,84,SRAM,内部结构,第85页,85,SRAM,例：SRAM2114（1K4位）,1K个存放单元，每单元4位,需要10条地址线，4条数据线,直接与地址、数据线相连,第86页,86,DRAM,内部结构Intel2164(64K1),第87页,87,DRAM,Intel2164(64K1,位),行、列地址复用，只有二分之一地址引脚,利用RAS、CAS进行控制,需要刷新（经典为2ms4ms）,可经过双路复用器电路（74LS157）与地址线相连,第88页,88,DRAM,S=0：A路,S=1：B路,第89页,89,ROM,结构、工作原理、经典器件,只读存放器,非易失性存放器，主要存放不经常修改数据、程序等,往往以字节为基本单元,第90页,90,EPROM2716（2K8）,第91页,91,2,半导体存放器接口基本技术,首先熟悉经典3-8译码器74LS138，能综合应用各种经典芯片进行存放器系统设计与分析，掌握存放空间地址分配和片选技术，尤其注意半导体存放器芯片同微处理器连接口时应注意问题。,第92页,92,存放器接口技术,存放器与CPU连接,数据线依据单元宽度连接,地址线,片内地址选择片内单元,片外地址参加地址译码，确定被选中存放芯片,地址选择,全译码、部分译码、线选、混合译码,第93页,93,存放器接口技术,全译码,全部片外地址均参加译码，地址空间无浪费,74LS138,第94页,94,存放器接口技术,部分译码,部分片外地址参加译码,线路较简单,地址有重合,第95页,95,存放器接口技术,线选,个别片外地址线直接连至存放芯片片选输入端,有大量地址重合,只适合用于小存放容量需求场所,第96页,96,存放器接口技术,存放器接口中考虑问题,时序配合,负载能力,选择存放芯片,第97页,97,存放器与8位系统连接,第98页,98,3 16位和32位系统中内存放器接口,在掌握存放器扩展技术之后，应能了解PC机中存放器组织，尤其是16位微机系统中存放器接口技术特点，包含奇偶分体、8088/8086存放器访问操作等。,第99页,99,存放器与16位CPU连接,第100页,100,存放器与16CPU连接,第101页,101,存放器与CPU连接,第102页,102,存放器与16位CPU连接,#1#8，SRAM6116(2K8),#9#16,EPROM2732(4K8),第103页,103,第四章,输入/输出,第104页,本章,重点与难点,内容,微处理器同外设连接和信息传递是微机系统要处理最主要问题，本章在介绍输入输出普通问题基础上，要求着重掌握微机系统中数据传送几个控制方式（程序控制方式、直接存放器存取方式、I/O通道控制方式），比较各自优点，重点是程序控制三种方式（无条件传送、查询传送和中止传送）工作原理、硬件设置和软件编制。,第105页,105,本章,重点与难点,内容,本章主要内容还有三种最惯用简单输入/输出接口电路（锁存器74LS373、缓冲器74LS244和数据收发器74LS245）工作特征和应用。了解DMA控制方式基本概念及其特点、DMA传送过程，简明认识可编程DMA控制器8237A。,第106页,106,1,概述,输入输出接口基本功效、输入输出系统特点、接口与端口区分与相互关系以及I/O编址方式。CPU对外设访问实质上是对外设接口电路中对应端口进行访问，尤其要求了解I/O端口两种编址方式，即独立编址和统一编址特点、区分与相互关系。,第107页,107,I/O接口定义,CPU与外设之间传送信息一个界面,CPU与“外部世界”连接电路，是CPU与外界进行信息交换中转站,第108页,108,I/O接口与CPU相连,与存放器连接一样，I/O接口经过三总线与CPU相连,第109页,109,为何设置I/O接口,CPU与外界联络,CPU与外界信号线不兼容，在功效、逻辑定义和时序关系上不一致（不匹配、不协调）,工作速度不兼容数据缓冲,提升CPU效率，防止CPU穷于应付与外设打交道,外设发展不依赖于CPU，而由接口完成二者之间匹配,第110页,110,I/O接口功效,执行CPU命令：,命令口,返回外设状态：,状态口,数据缓冲：,数据口,处理连接不匹配、不协调,速度数据缓冲,信号电平信号电平转换电路,信号格式信息转换逻辑（数据宽度与格式）,时序时序控制电路,多端口、多连接地址译码（设备选择）,第111页,111,I/O接口组成,硬件电路,基本逻辑电路关键电路,命令、状态、数据缓冲存放器,端口地址译码不可缺乏,其它供选电路,中止、DMA、定时/计数、串行、D/A或A/D等,第112页,112,I/O接口组成,软件编程,初始化程序段基本部分,芯片工作方式、初始条件等,传送方式程序段与数据传送相关,主控程序段接口主要任务,比如数据采集程序段，包含发开启转换信号、查转换结束信号、读数据以及存数据内容,程序终止与退出程序段保护硬件,其它程序段辅助,人机对话、菜单设计等,第113页,113,I/O接口经过信息,I/O接口与外设交互三种信息,数据信息,控制信息,状态信息,均经过DB,CPU同外设之间信息传递，实质上是对端口进行读/写操作,第114页,114,I/O接口形式,固定式结构,简单I/O接口电路,由简单组合电路组成I/O接口电路,按需求组成,不可改变,半固定式结构,使用GAL或PAL器件,逻辑表示式功效和工作方式依据需要能够改变,一旦烧入，逻辑表示式即固定,第115页,115,I/O接口形式,可编程结构,使用专用可编程I/O接口芯片,含有内部存放器(方式、状态、数据),由程序设置(改变)其工作方式,智能型结构,使用专用I/O处理器或通用单片机,完成外设全部管理功效,第116页,116,2,简单接口电路,本节扼要地介绍了三种惯用简单输入/输出接口电路，即锁存器74LS373、缓冲器74LS244和数据收发器74LS245工作特征和应用。经过学习这三种最惯用简单输入/输出接口电路，了解CPU与外设传送信息工作原理、硬件设置和软件编制。,第117页,117,简单I/O接口74LS244,第118页,118,连接8个开关基本输入接口,第119页,119,简单I/O接口74LS374,第120页,120,连接8个,LED基本输出,接口,SEL,330,D0,Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,D4,D5,D6,D7,D3,D2,D1,DATA,BUS,74ALS374,U1,OC,CLK,2,3,4,7,5,6,9,8,12,15,16,19,13,14,17,18,+5V,1,11,第121页,121,可编程I/O接口8255A,第122页,122,3 惯用输入输出方法,主要介绍微机系统中数据传送几个控制方式（程序控制方式、直接存放器存取方式、I/O通道控制方式），对于程序控制三种方式（无条件传送、查询传送和中止传送），本章主要学习无条件传送和查询传送工作原理、硬件设置和软件编制。中止传送方式将在第五章重点讲述。数据传送,还有I/O处理机方式。,第123页,123,CPU与外设信息传递方式,程序控制方式,无条件传送方式,条件传送方式（查询方式）,中止方式,中止申请、响应、服务、返回,DMA方式,直接存放器存取,需DMA控制器介入,数据传送不经过CPU,I/O处理机方式,第124页,124,程序控制方式无条件传送,外设总是准备好,输入数据已经准备好,输出已准备好接收,只有数据，没有状态,同时方式,不需要过多程序处理，在需要与外设交换信息时，随时访问I/O端口,第125页,125,程序控制方式无条件传送,第126页,126,程序控制方式无条件传送,第127页,127,程序控制方式条件传送,查询传送方式,查询外设状态信息,输入数据已准备好,输出接收装置已准备好,状态端口、数据端口,第128页,128,程序控制方式条件传送,输入,第129页,129,程序控制方式条件传送,第130页,130,程序控制方式条件传送,输出,第131页,131,程序控制方式条件传送,第132页,132,中止方式,需要访问外设时，允许对应中止，当期望状态抵达时，产生中止请求,充分利用CPU资源，提升效率,惯用于高速CPU与低速外设之间数据交换,第133页,133,I/O处理机方式,DMA能够撇开CPU实现直接数据传送，但无法单独实现数据处理,建立独立处理机制，单独处理I/O数据,例：智能串行接口卡,第134页,134,4 可编程DMA控制器8237A,了解DMA控制方式基本概念及其特点、DMA传送过程。针对详细高性能可编程DMA控制器8237A，主要了解其性能以及DMA操作和传送类型。,第135页,135,DMA方式,直接存放器方式,无须经过CPU中转（IN/OUT指令均经过AL/AX），而直接在I/O接口与存放器之间进行传递（,抢占总线,）,需要DMA控制器介入,适合用于大量数据交换,第136页,136,DMA方式,第137页,137,第五章,中止,第138页,本章,重点与难点,内容,中止传送是最惯用和有效输入输出控制方式,尤其是在处理一些紧急事件时，中止尤其有效。本章主要介绍相关中止基本知识，比如中止和中止源、中止处理过程、中止优先权和中止嵌套等。重点掌握8086/8088PC机中止系统、中止分类、中止响应工作过程以及中止程序设计，同时要求掌握可编程中止控制器8259A特征、结构和工作原理。,第139页,139,本章,重点与难点,内容,难点是8086/8088PC机中止机制，中止向量与中止向量表、中止类型号与中止向量指针等在中止工作过程作用。,第140页,140,1,概述,在计算机系统中，中止例子很多。中止作为传送数据和处理一些紧急事件最惯用和有效控制方式,在学习时要求掌握相关中止基本概念，主要包含中止和中止源、中止系统功效、中止屏蔽、中止优先级排队和中止嵌套，尤其是中止处理过程中现场保护和断点保护、开中止和关中止时机选择、中止识别等。,第141页,141,中止,是一个由,中止源,激发过程，它打断正在执行程序。,CPU在正常运行程序时，因为程序预先安排或计算机内外部事件，引发CPU中止正在运行程序，而转到为预先安排事件或内外部事件服务程序中去。,第142页,142,中止过程,当CPU正常运行程序时，,因为,内部事件或外设请求(,随机,)，引发CPU暂时,中止,正在运行程序，转去执行发出请求外设（或内部事件）服务子程序，待该服务程序执行完成，再返回被中止程序，这一过程称为,中止,。,第143页,143,中止图示,中止,断点,IRET,中止服务子程序,主程序,第144页,144,传统数据传送方式,缺点,条件方式（,查询方式）,：占用CPU时间；,无条件方式,：固定时序，外设必须处于“就绪”状态。,第145页,145,为何要引入中止,中止原先是用于对,紧急事件,处理,中止方式优点：,中止传送能够和,CPU并行工作,第146页,146,中止主要作用,实时处理,在计算机用于工业控制时，因为很多控制参数发生改变频率很高，计算机要及时地取得它们改变情况。当相关参数发生改变时，外部设备则向计算机发出中止请求信号，要求计算机进行处理，从而到达实时数据处理目标。,第147页,147,中止主要作用,故障处理,在计算机运行时，往往会发生一些无法事先预料到故障，如电源、内存或运算溢出等。当这些故障出现时，故障源向CPU发出中止请求，CPU对故障进行自动处理。,第148页,148,中止主要作用,同时操作,在很多计算机系统中，外设与CPU经常同时工作。因为外设工作速度较慢，所以CPU开启外设后，继续运行其它程序，而这时外设也进行数据准备工作。当外设将数据准备完成后，向CPU发出中止请求，CPU暂停当前工作，进行对应数据处理工作。,第149页,149,中止术语,中止源,引发中止事件,内部中止（片内/程序）,外部中止（片外）,中止响应,CPU对中止响应（处理）,并不是有求必应,在一定时刻、满足一定条件，才能响应之,第150页,150,中止术语,中止向量表,中止服务子程序入口地址地址表（,类似于跳转表,）,中止优先级,多个中止源之间轻重缓急,高级中止/低级中止,中止屏蔽,使得CPU无法感知相关中止请求机制,第151页,151,2,8086/8088中止系统,8086/8088中止系统非常巧妙，每个中止都有一个，以供CPU进行识别，8086/8088中最多能处理256中不一样中止类型。中止能够由来自外部事件产生两种硬中止：不可屏蔽中止NMI及可屏蔽中止INTR，即外部中止是由外部设备从8086/8088两条中止信号线（INTR和NMI）随机性输入提出中止申请。内部中止是经过软件调用不可屏蔽中止，软中止有ROM-BIOS中止、DOS中止和未定义自由中止。重点掌握8086/8088 PC机中止机制，经过学习中止向量表、中止类型号与中止向量指针之间关系，了解记忆中止处理过程。,第152页,152,中止分类,第153页,153,中止分类,8086/8088系统可容纳256种（个）不一样中止,外部中止（硬件中止）,不可屏蔽中止（NMI）,可屏蔽中止（INTR）,内部中止（软件中止）,INT指令,CPU犯错,调试,第154页,154,不可屏蔽中止（NMI）,CPU,必须,响应，不受IF限制,部分紧急事件由NMI向CPU请求中止,上升沿,触发,类型中止号：n=2,第155页,155,可屏蔽中止（INTR）,除了NMI之外硬件中止，绝大部分外部中止均由INTR向CPU请求中止,CPU可依据情况选择响应或不响应，,受IF制约,电平触发,，必须保持，直至CPU响应之,第156页,156,内部中止（软件中止),不可屏蔽,三种类型,指令中止:,Int n,，如 INT 21H,CPU犯错,调试中止,单步中止,断点中止,第157页,157,中止处理过程（,可屏蔽,）,CPU响应中止条件,外设接口,提出（发出）,中止请求,有效,请求电平信号能,抵达,CPUINTR引脚（时间间隔足够宽、中途未被屏蔽）,CPU中止控制位,IF=1,（允许INTR中止）,CPU执行到当前指令最终一个总线周期最终一个时钟周期时，才检测中止。(有特例：,两条指令必须连续执行除外,),第158页,158,INTR中止处理过程图示（无嵌套）,中止,断点,IRET,中止服务子程序,主程序,自动,关中止,保护PSW,保护断点,INTA响应中止,获取中止类型,获取中止向量,保护现场,中止处理,恢复现场,恢复PSW,恢复断点,第159页,159,中止处理过程中止向量表,中止向量表,8086/8088系统含有,256种,中止类型,将256个中止服务子程序入口地址，集中排放,在0000：0000开始1024字节存放空间,区域内,每个类型对应4个字节（,段：偏移,）,2564=1024字节,只需取得中止类型（号）即可,第160页,160,中止向量表,向量地址,类型号n,n4IP,n4+2CS,第161页,161,中止处理过程向量中止,向量中止,利用中止类型号、中止向量表决定中止服务子程序入口地址中止方式,第162页,162,中止处理过程向量中止,中止类型,系统中每个中止源均含有一个中止类型号,内部中止,固定中止类型号,Int n 中止号:n,NMI,中止类型号：n=2,INTR,由中止控制器、中止源向CPU提供中止类型号,第163页,163,中止处理过程主程序,设置中止向量,BIOS,用户自定义中止,初始化中止控制器,开中止（STI）/关中止（CLI）,第164页,164,中止处理过程CPU/IO,中止源发出中止请求、并抵达CPU引脚,CPU在当前指令结束时，判中止请求,NMI中止类型号为2，必须响应,INTRCPU在能够响应时（IF=1），发出INTA，以获取类型号,保护,标志存放器,和,断点,，转向中止服务子程序,第165页,165,中止处理过程子程序,保护现场,开中止（假如允许中止嵌套）,中止处理,关中止,EOI（去除当前中止被服务标志）,恢复现场,IRET（FR恢复、段点恢复）,此时嵌套INTR中止可能被响应,第166页,166,中止处理过程INTA,第一个INTA周期,通知外设接口（或中止控制器），准备好中止类型信息,第二个INTA周期,放出中止类型号数据,CPU从DB获取中止类型号,第167页,167,中止优先级和中止嵌套,中止嵌套,多个中止源，有可能同时发出中止请求,多重中止响应（服务）,中止优先级,给每个中止源要求优先级别，CPU先响应高级中止请求,普通情况下,，在允许中止嵌套时，高级中止能够打断低级中止，同级或低级中止不能打断高级或同级中止,第168页,168,中止优先级和中止嵌套,IBM PC中止优先级层次,内部中止（犯错、INT n）,NMI,INTR,单步中止,第169页,169,中止优先级和,中止嵌套,IRQ0,IRQ1,IRQ7,该中止正被服务标志去除,第170页,170,3 可编程中止控制器8259A,8259A是一个可编程中止控制器，首先学习8259A主要功效、引线、内部结构和工作原理。在系统上电时，必须依据8259A详细应用环境进行初始化编程。应基本了解8259A初始化命令字、操作命令字、编程过程以及中止控制器在微机系统中应用。,第171页,171,可编程中止控制器8259A（PIC）,8级(可级联至64级)优先级控制,单独屏蔽/允许,提供中止类型码,可编程各种工作模式,含有内部存放器,由初始化命令字、操作命令字进行编程,改变工作模式,第172页,172,8259A内部结构,第173页,173,8259A内部结构,IRR中止请求存放器,锁存中止请求信号，被响应后复位,1：有请求/0：无请求,IMR中止屏蔽存放器,可编程屏蔽控制,逐位屏蔽,1：屏蔽/0：未屏蔽,第174页,174,8259A内部结构,PR优先级判断存放器,各种中止优先判断机制,ISR中止服务存放器,中止正被服务标识,1：正被服务/0：未被服务,全0？,全1