嵌入式系统原理及设计概述.pptx

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,成都信息工程学院3+1创新实验班,-,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,成都信息工程学院3+1创新实验班,-,2021/10/1,嵌入式系统原理及设计,陈子为,嵌入式系统原理及设计概述,第1页,课程安排,课时：32课时（上课）+16课时（试验）,形式：,专题讲座+讨论+试验+项目设计,内容安排,第1讲 嵌入式系统概述与ARM7体系结构,第2讲 指令系统与程序编制,第3讲 存放器映射与重映射,第4讲 系统控制与开启代码,第5讲 异常与中止,第6讲 定时器、PWM与实时时钟,第7讲 UART与SPI,第8讲 其它外设模块,嵌入式系统原理及设计概述,第2页,工程项目：,声音播放器,数字时钟,要按照完整工程项目要求来做。,要提交相关技术文档，而且文档要规范,作业与试验汇报：,不写作业写博客,嵌入式系统原理及设计概述,第3页,教材与参考书目,教材,ARM嵌入式系统基础教程（第2版）周立功 等编著，北京航空航天大学出版社，,ARM嵌入式系统试验教程（一）周立功 等编著，北京航空航天大学出版社，,参考书目,深入浅出ARM7LPC2200周立功 等编著，广州致远电子有限企业，,ARM体系结构及其嵌入式处理器任哲 等编著，北京航空航天大学出版社，1,ARM程序分析与设计王宇行 编著，北京航空航天大学出版社，3,嵌入式系统原理及设计概述,第4页,1,L E C T U R E,嵌入式系统概述与ARM7体系结构,陈子为,嵌入式系统原理及设计概述,第5页,现实中嵌入式系统,嵌入式系统原理及设计概述,第6页,嵌入式系统无处不在,嵌入式系统原理及设计概述,第7页,讨 论,什么是嵌入式系统、自己身边嵌入式系统、与单片机、DSP联络,话题范围不限定，谈谈自己对嵌入式系统了解,嵌入式系统原理及设计概述,第8页,1、什么是嵌入式系统：来自IEEE定义,“Embedded system is,devices,used to,control,monitor,or,assist,the operation of equipment,machinery or plants”.,IEEE,上述定义主要从应用上加以定义。能够看出：,嵌入式系统是软硬件综合体,，还能够涵盖机械等从属装置。,嵌入式系统原理及设计概述,第9页,什么是嵌入式系统：广义上,嵌入式系统是一个应用系统，它最少包含一个可编程计算机（通常是某种形式微控制器、微处理器或数字信号处理芯片（DSP）且使用该系统人普通并未意识到该系统是基于计算机。,嵌入式系统原理及设计概述,第10页,什么是嵌入式系统：国内经典定义,嵌入式系统是,“以应用为中心，以计算机技术为基础，而且软硬件可裁剪，适合用于应用系统对功效、可靠性、成本、体积、功耗有严格要求专用计算机系统”,普通由嵌入式微处理器、外围硬件设备、嵌入式操作系统以及用户应用程序等部分组成，用于实现对其它设备控制、监视或管理等功效。,嵌入式系统原理及设计概述,第11页,嵌入式系统特点,嵌入式系统与通用型计算机系统相比，含有以下特点：,专用性强。,可淘汰性。,实时性与可靠性好。,功耗低。,嵌入式系统原理及设计概述,第12页,通用计算机与嵌入式系统对比,特征,通用计算机,嵌入式系统,形式和类型,看得见计算机。,按其体系结构、运算速度和结构规模等原因分为大、中、小型机和微机。,看不见计算机。,形式多样，应用领域广泛，按应用来分。,组成,通用处理器、标准总线和外设。,软件和硬件相对独立。,面向应用嵌入式微处理器，总线和外部接口多集成在处理器内部。,软件与硬件是紧密集成在一起。,开发方式,开发平台和运行平台都是通用计算机,采取交叉开发方式，开发平台普通是通用计算机，运行 平台是嵌入式系统。,二次开发性,应用程序可重新编制,普通不能再编程,嵌入式系统原理及设计概述,第13页,嵌入式处理器,当前来讲，嵌入式处理器能够分成这么一些类型,1、嵌入式微处理器（Microprocessor Unit，MPU）,2、嵌入式微控制器（Microcontroller Unit，MCU）,3、嵌入式DSP（Digital Signal Processor）处理器,4、嵌入式片上系统（System on Chip，SoC）,嵌入式系统原理及设计概述,第14页,处理器,外设,存放器,I/O,“System on board”,“System on chip”,USB,以太网,memory,嵌入式系统原理及设计概述,第15页,External,Memory,CPU,Address,Data,Cache,Bus,Interface,Write Buffer,MMU/MPU,R,R,W,W,W,W,(R/W),外设,如USB、LCD,控制器等,扩展芯片,内核（core）,处理器存放器子系统,SoC片内外设,系统片外设备,处理器（Processor）,芯片（SoC）,系统（System）,嵌入式系统原理及设计概述,第16页,微处理器是整个系统关键，通常由3大部分组成：控制单元、算术逻辑单元和存放器。,算术逻辑单元,存放器,控制单元,微处理器,存放器,输入,输出,嵌入式系统原理及设计概述,第17页,嵌入式系统组成,嵌入式系统普通由嵌入式硬件和软件组成,硬件以微处理器为关键集成存放器和系统专用输入/输出设备,软件包含：初始化代码及驱动、嵌入式操作系统和应用程序等，这些软件有机地结合在一起，形成系统特定一体化软件。,嵌入式系统原理及设计概述,第18页,手机大约组成,嵌入式系统原理及设计概述,第19页,微波炉,CPU,BUS,ROM,RAM,输入接口,输,出接口,输入键,开门,马达,磁电管,风扇,灯具,嵌入式处理器,喇叭,嵌入式系统原理及设计概述,第20页,嵌入式系统应用领域,Microprocessor,CCD preprocessor,Pixel coprocessor,A2D,D2A,JPEG codec,DMA controller,Memory controller,ISA bus interface,UART,LCD ctrl,Display ctrl,Multiplier/Accum,Digital camera chip,lens,CCD,A Digital Camera,嵌入式系统原理及设计概述,第21页,嵌入式系统硬件部分,嵌入式系统软件部分,如人大脑，决定了硬件操作模式。经过良好操作系统以及应用程序，把硬件功效发挥到极至。,如人手、脚、神经等部位，决定了嵌入式系统先天功效。如运算能力和I/O接口等。,嵌入式系统原理及设计概述,第22页,2 ARM介绍,ARM企业介绍,ARM是,A,dvanced,R,ISC,M,achines缩写，它是一家微处理器行业著名企业，该企业设计了大量高性能、廉价、耗能低RISC（精简指令集）处理器。,企业特点是只设计芯片，而不生产。它将技术授权给世界上许多著名半导体、软件和OEM厂商，并提供服务。,嵌入式系统原理及设计概述,第23页,ARM企业介绍,将技术授权给其它芯片厂商,形成各具特色ARM芯片,.,嵌入式系统原理及设计概述,第24页,IP商,半导体芯片（SOC）商,嵌入式系统开发者,分工边界,个性化强度,嵌入式系统组成层次图,嵌入式系统原理及设计概述,第25页,ARM处理器应用,当前主要应用于消费类电子领域；,到当前为止，基于ARM技术微处理器应用约占据了32位嵌入式微处理器75以上市场份额,全球80%GSM/3G手机、99%CDMA手机以及绝大多数PDA产品均采取ARM体系嵌入式处理器，,“掌上计算”相关全部领域皆为其所主宰。,ARM技术正在逐步渗透到我们生活各个方面。,嵌入式系统原理及设计概述,第26页,ARM处理器核介绍,ARM企业开发了很多系列ARM处理器核，当前最新系列已经是ARM cortex了，而ARM6核以及更早系列已经很罕见了。,ARM7,ARM9,ARM9E,ARM10,ARM11,Cortex,V4,V4T,V5TE,V5TE,V6,V7,ARM体系结构版本,ARM体系结构从最初开发到现在有了很大改进，并仍在完善和发展。为了清楚表示每个ARM应用实例所使用指令集，ARM企业定义了7种主要,ARM指令集体系结构版本,，以版本号V1V7表示。,嵌入式系统原理及设计概述,第27页,v4,v5TE,SA110,v4T,ARM720T,ARM7TDMI-S,ARM920T,ARM940T,ARM922T,ARM966E-S,ARM946E-S,ARM1020E,v5TEJ/Jazelle,v6/Jazelle,ARM7EJ-S,ARM926EJ-S,ARM1026EJ-S,ARM11 Micro-Architecture,Roadmap of ARM V4/V5/V6,嵌入式系统原理及设计概述,第28页,项目,ARM7,ARM9,ARM10,ARM11,流水线,3,5,6,8,经典频率（MHz）,80,150,260,335,功耗（mW/MHz）,0.06,0.19（+cache）,0.5,（+cache）,0.4,（+cache）,性能MIPS*/MHz,0.97,1.1,1.3,1.2,架构,冯,诺伊曼,哈佛,哈佛,哈佛,嵌入式系统原理及设计概述,第29页,ARM系列,微处理器核,特点,ARM7,ARM7TDMI：整数处理核ARM7TDMI 处理器可综合版本；,ARM720T：带MMU处理器关键，支持操作系统；,ARM7EJ-S：带有DSP和Jazelle TM 技术，能够实现Java加速功效,冯诺伊曼体系结构；,ARMTDMI是当前应用最广微处理器核,ARM720T带有MMU和8KB指令数据混合cache；,ARM7EJ-执行ARMv5TEJ指令，5级流水线，提供Java加速指令，没有存放器保护。,ARM9,ARM920T：带有独立16KB 数据和指令Cache；,ARM922T：带有独立8位KB 数据和指令Cache；,ARM940T包含更小数据和指令Cache和一个MPU,基于ARM9TDMI，带16位Thumb指令集，增强代码密度最多到35%；,在0.13m工艺下最高性能可抵达300MIPS（Dhrystone 2.1测试标准）；,集成了数据和指令Chche；,32位AMBA总线接口MMU支持；,可在0.18m、0.15m和0.13m工艺硅芯片上实现。,嵌入式系统原理及设计概述,第30页,ARM9E,ARM926EJ-S：Jazelle 技术，有MMU，可配置数据和指令Cache,TCM接口；,ARM946E-S：可配置数据和指令Cache及TCM;,ARM966E-S：针对要求高性能和低功耗可预测指令执行时间硬实时应用设计,ARM968E-S：最小、功耗最小ARM9E系列处理器，针对嵌入式实时应用设计；,ARM9E是针对微控制器、DSP和Java单处理器处理方案；,ARMJazelle技术提供 8倍 Java 加速性能(ARM926EJ-S)；,5-级整数流水线；,在0.13m工艺下最高性能可抵达300MIPS（Dhrystone 2.1测试标准）；,可选择向量浮点单元VFP9 协处理器指令优异海浮点性能，对于3D图形加速和实时控制可抵达215MFLOPS。,高性能AHB总线，带MMU,可在0.18m,0.15m,0.13m工艺硅芯片上实现。,ARM10E,ARM1020E：带DSP指令集，在片调试功效，独立32KB数据和指令Cache，MMU支持；,ARM1022E：与ARM1020E相同，只是独立数据和指令Cache变为16KB；,ARM1026EJ-S：同时含有MPU和MMU，可综合版本；,带分支预测6级整数流水线；,在0.13m工艺下最高性能可抵达430MIPS（Dhrystone 2.1测试标准）；,对于3D图形运算和实时控制采取VFP协处理器，浮点运算性能最高可达650MFLOPS；,双64位AMBA总线接口和64位内部总路线接口；,优化缓存结构提升了处理器访问低速存放器性能；,可在0.18m,0.15m,0.13m工艺硅芯片上实现,嵌入式系统原理及设计概述,第31页,ARM11,ARM11 MPCore：可综合多处理器核，1至4个处理器可配置；,ARM1136J(F)-S：可配置数据和指令Cache，可提供1.9位MPEG4编码加速功效；,ARM1156T2(F)-S：带集成浮点协处理器，带内存保护单元MPU；,ARM1176JZ(F)-S：带针对CPU和系统安全架构扩展TrustZone技术。,增强Thumb、Jazelle、DSP扩展支持；,带片上和系统安全TrustZone 技术支持；,在0.13m工艺下最高可抵达550MHz；,MPCore在0.13m工艺下最高性能可抵达740MIPS（Dhrystone 2.1测试标准）；,支持多媒体指令SIMD；,采取三种电源模式：全速/待命/休眠,集成DMATCM,低功耗、高性能。,SecurCore,SC100：第一个32位安全处理器；、SC110：在SC100上增加密钥协处理器；,SC200：带Jazelle技术高级安全处理器；,SC210：在SC200上增加密钥协处理器,SecurCore是专门为智能卡、安全IC提供32位安全处理器，为电子商务、银行、网络、移动多媒体、公共交通提供安全处理方案；,体积小、功耗低，代码压缩密度高；,为快速增加Java卡平台提供Java加速功效；,嵌入式系统原理及设计概述,第32页,Cortex,Cortex-A：面向应用微处理器，针对复杂操作系统和应用程序设计；,Cortex-R：针对实时系统嵌入式处理器；,Cortex-M：针对成本敏感应用优化深度嵌入式处理器；,公布，提供增强媒体和数字处理能力，增加了系统性能；,支持ARM、Thumb、Thumb-2指令集；,Thumb-2指令集提供了更高代码存放密度，深入降低成本；,Intel系列,StrongARM,：ARMv4体系,XScale,：ARMv5TE体系，增加MMX指令,StrongARM主要应用于手持设备和PDA，5级流水线，含有独立数据和指令Cache，不支持Thumb指令集，当前已停产；,XScale是当前Intel企业主推高性能嵌入式处理器，分通用处理器、网络处理器和I/O处理器三类。其中通用处理器有PXA25x、PXA26x、PXA27x三个系列，被广泛应用于智能手机、PDA领域。,嵌入式系统原理及设计概述,第33页,ARM系列产品表示,ARM系列产品很多,以ARM7系列为例,其内核ARM7TDMI表示为：,ARM7：,ARM系列含有32位整数运算核,T：,内含16位压缩指令集Thumb,D：,支持片内Debug调试,M：,采取增强型乘法器(Multiplier),I：,内含嵌入式ICE宏单元,另外,各产品后缀提供了各种形式与功效选择：,-S：,可综合软核Softcore,-E：,含有DSP功效,-J：,Jazeller,允许直接执行Java字节码,嵌入式系统原理及设计概述,第34页,对本部分要求,因为C语言编译器已经考虑到了许多复杂原因，所以作为初学者无需成为一个教授就能够使用LPC2200。,不过为了能够设计出可靠应用系统和培养学习新技术能力，作为初学者确实需要对CPU（即ARM内核）运作机制及其独特性能有所了解。,同一个系列ARM（比如都是ARM7或均为V4架构），其内核体系结构基本相同，了解其中一个，其它也能很快上手。,嵌入式系统原理及设计概述,第35页,3、ARM7TDMI,介绍,ARM7TDMI基于ARM体系结构V4版本，是当前低端,ARM核,。含有广泛应用，其最显著应用为数字移动电话。,注意,：“ARM核”并不是芯片，ARM核与其它部件如RAM、ROM、片内外设组合在一起才能组成现实芯片。,嵌入式系统原理及设计概述,第36页,冯诺依曼体系结构,ARM7TDMI处理器使用了,冯诺依曼,（Von Neumann）结构，指令和数据共用一条32位总线。只有装载、存放和交换指令能够对存放器中数据进行访问。,嵌入式系统原理及设计概述,第37页,冯诺依曼体系结构,指令存放器,控制器,数据通道,输入,输出,中央处理器,存放器,程序,指令0,指令1,指令2,指令3,指令4,数据,数据0,数据1,数据2,嵌入式系统原理及设计概述,第38页,哈佛体系结构,指令存放器,控制器,数据通道,输入,输出,CPU,程序存放器,指令0,指令1,指令2,数据存放器,数据0,数据1,数据2,地址,指令,地址,数据,嵌入式系统原理及设计概述,第39页,存放器字与半字,ARM处理器直接支持,字节（8位）、半字（16位）,或者,字（32位）,数据类型。,其中能被4整除地址开始连续4个字节组成一个字，字数据类型为4个连续字节。,从偶数地址开始连续2个字节组成一个半字，半字数据类型为2个连续字节。,ARM指令长度刚好是1个字。,1,1,1,2,3,4,2,嵌入式系统原理及设计概述,第40页,方式,半字对齐,字对齐,地址,0 x4002,0 x4004,0 x4006,0 x4008,0 x4004,0 x4008,0 x400C,0 x4010,特征,bit0=0,其它位为任意值,bit0=0，bit1=0,其它位为任意值,字/半字对齐,嵌入式系统原理及设计概述,第41页,存放方式,小端存放方式,大端存放方式,字低位字节,嵌入式系统原理及设计概述,第42页,流水线技术,流水线(Pipeline)技术：几个指令能够并行执行,允许多个操作同时处理，比逐条指令执行要快。,提升了CPU运行效率,译码,取指,执行add,译码,取指,执行sub,译码,取指,执行cmp,时间,Add,Sub,Cmp,为增加处理器指令流速度，ARM7 系列使用3级流水线.,PC指向正被取指指令，而非正在执行指令,0 x4000,PC-8,0 x4004,PC-4,0 x4008,PC,周期1,周期2,周期3,周期4,周期5,当前周期,PC值=当前途序执行位置+8,第1条指令,第2条指令,第3条指令,嵌入式系统原理及设计概述,第43页,预取,（Fetch）,译码,（Decode）,执行,（Execute）,预取,（Fetch）,译码,（Decode）,执行,（Execute）,访存,（Memory）,写入,（Write）,预取,（Fetch）,译码,（Decode）,发送,（Issue）,预取,（Fetch）,预取,（Fetch）,执行,（Execute）,访存,（Memory）,写入,（Write）,译码（Decode）,发送,（Issue）,执行,（Execute）,转换,（Snny）,访存,（Memory）,写入,（Write）,ARM7,ARM9,ARM10,ARM11,嵌入式系统原理及设计概述,第44页,4、处理器状态,处理器状态,ARM7TDMI处理器内核使用V4T版本ARM结构，该结构包含32位ARM指令集和16位Thumb指令集。所以ARM7TDMI处理器有两种操作状态：,ARM状态：32位，这种状态下执行是字方式ARM指令；,Thumb状态：16位，这种状态下执行半字方式ARM指令。,注意,：两个状态之间切换并不影响处理器模式或存放器内容。,由“当前途序状态存放器CPSR”中第5位（即控制位T）反应处理器正在操作状态。,嵌入式系统原理及设计概述,第45页,ARM指令集与Thumb指令集关系,Thumb,指令集含有灵活、小巧特点,ARM,指令集支持ARM核全部特征，含有高效、快速特点,嵌入式系统原理及设计概述,第46页,处理器状态切换,使用BX指令将ARM7TDMI内核操作状态在ARM状态和Thumb状态之间进行切换（详见第4章），程序以下所表示。,;从Arm状态切换到Thumb状态,LDR R0,=Lable+1,BX R0,;从Thumb状态切换到ARM状态,LDR R0,=Lable,BX R0,地址最低位为1，表示切换到Thumb状态,地址最低位为0，表示切换到ARM状态,跳转地址标号,嵌入式系统原理及设计概述,第47页,处理器模式,说明,备注,用户 (usr),正常程序执行模式,不能直接切换到其它模式,系统 (sys),运行操作系统特权任务,与用户模式类似，但含有能够直接切换到其它模式等特权,快中止 (fiq),支持高速数据传输及通道处理,FIQ异常响应时进入此模式,中止 (irq),用于通用中止处理,IRQ异常响应时进入此模式,管理 (svc),操作系统保护模式,系统复位和软件中止响应时进入此模式,中止 (abt),用于支持虚拟内存和/或存放器保护,在ARM7TDMI没有大用处,未定义 (und),支持硬件协处理器软件仿真,未定义指令异常响应时进入此模式,5 处理器模式,处理器7种模式,us,e,r,sys,tem,f,ast,i,nterrupt re,q,uest,i,nter,r,upt re,q,uest,s,uper,v,isor,ab,or,t,und,erfined,嵌入式系统原理及设计概述,第48页,特权模式,处理器模式,说明,备注,用户 (usr),正常程序工作模式,不能直接切换到其它模式,系统 (sys),用于支持操作系统特权任务等,与用户模式类似，但含有能够直接切换到其它模式等特权,快中止 (fiq),支持高速数据传输及通道处理,FIQ异常响应时进入此模式,中止 (irq),用于通用中止处理,IRQ异常响应时进入此模式,管理 (svc),操作系统保护代码,系统复位和软件中止响应时进入此模式,中止 (abt),用于支持虚拟内存和/或存放器保护,在ARM7TDMI没有大用处,未定义 (und),支持硬件协处理器软件仿真,未定义指令异常响应时进入此模式,除用户模式外，其它模式均为,特权模式,。ARM内部存放器和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。另外，特权模式能够自由切换处理器模式，而用户模式不能直接切换到别模式。,未定义 (und),中止 (abt),管理 (svc),中止 (irq),快中止 (fiq),系统 (sys),嵌入式系统原理及设计概述,第49页,异常模式,处理器模式,说明,备注,用户 (usr),正常程序工作模式,不能直接切换到其它模式,系统 (sys),用于支持操作系统特权任务等,与用户模式类似，但含有能够直接切换到其它模式等特权,快中止 (fiq),支持高速数据传输及通道处理,FIQ异常响应时进入此模式,中止 (irq),用于通用中止处理,IRQ异常响应时进入此模式,管理 (svc),操作系统保护代码,系统复位和软件中止响应时进入此模式,中止 (abt),用于支持虚拟内存和/或存放器保护,在ARM7TDMI没有大用处,未定义 (und),支持硬件协处理器软件仿真,未定义指令异常响应时进入此模式,未定义 (und),中止 (abt),管理 (svc),中止 (irq),快中止 (fiq),这五种模式称为,异常模式,。它们除了能够经过程序切换进入外，也能够由特定异常进入。当特定异常出现时，处理器进入对应模式。每种异常模式都有一些独立存放器，以防止异常退出时用户模式状态不可靠。,MSR CPSR_c,#(NoInt|SYS32Mode);从管理模式切换到系统模式,MSR CPSR_c,#(NoInt|SVC32Mode);从系统模式切换到管理模式,嵌入式系统原理及设计概述,第50页,用户和系统模式,处理器模式,说明,备注,用户 (usr),正常程序工作模式,不能直接切换到其它模式,系统 (sys),用于支持操作系统特权任务等,与用户模式类似，但含有能够直接切换到其它模式等特权,快中止 (fiq),支持高速数据传输及通道处理,FIQ异常响应时进入此模式,中止 (irq),用于通用中止处理,IRQ异常响应时进入此模式,管理 (svc),操作系统保护代码,系统复位和软件中止响应时进入此模式,中止 (abt),用于支持虚拟内存和/或存放器保护,在ARM7TDMI没有大用处,未定义 (und),支持硬件协处理器软件仿真,未定义指令异常响应时进入此模式,这两种模式都不能由异常进入，而且它们使用完全相同存放器组。,系统模式是特权模式，不受用户模式限制。操作系统在该模式下访问用户模式存放器就比较方便，而且操作系统一些特权任务能够使用这个模式访问一些受控资源。,系统 (sys),用户 (usr),嵌入式系统原理及设计概述,第51页,6 ARM,内部,存放器,在ARM7TDMI处理器内部有,37个,用户可见存放器。,31 个通用32位存放器（包含程序计数器PC）,6 个状态存放器,通用存放器包含R0R15，能够分为三类：,未分组存放器R0R7,分组存放器R8R14,程序计数器PC(R15),状态存放器：,CPSR(Current Program Status Register，当前途序状态存放器),SPSR(Saved Program Status Register，备份程序状态存放器）,在不一样工作模式和处理器状态下，程序员能够访问存放器不尽相同。,嵌入式系统原理及设计概述,第52页,存放器类别,存放器在汇编中名称,各模式下实际访问存放器,用户,系统,管理,中止,未定义,中止,快中止,通用存放器和程序计数器,R0(a1),R0,R1(a2),R1,R2(a3),R2,R3(a4),R3,R4(v1),R4,R5(v2),R5,R6(v3),R6,R7(v4),R7,R8(v5),R8,R8_fiq*,R9(SB,v6),R9,R9_fiq*,R10(SL,v7),R10,R10_fiq*,R11(FP,v8),R11,R11_fiq*,R12(IP),R12,R12_fiq*,R13(SP),R13,R13_svc*,R13_abt*,R13_und*,R13_irq*,R13_fiq*,R14(LR),R14,R14_svc*,R14_abt*,R14_und*,R14_irq*,R14_fiq*,R15(PC),R15,状态存放器,R16(CPSR),CPSR,SPSR,无,SPSR_abt,SPSR_abt,SPSR_und,SPSR_irq,SPSR_fiq,ARM状态各模式下存放器,嵌入式系统原理及设计概述,第53页,存放器类别,存放器在汇编中名称,各模式下实际访问存放器,用户,系统,管理,中止,未定义,中止,快中止,通用存放器和程序计数器,R0(a1),R0,R1(a2),R1,R2(a3),R2,R3(a4),R3,R4(v1),R4,R5(v2),R5,R6(v3),R6,R7(v4),R7,R8(v5),R8,R8_fiq,R9(SB,v6),R9,R9_fiq,R10(SL,v7),R10,R10_fiq,R11(FP,v8),R11,R11_fiq,R12(IP),R12,R12_fiq,R13(SP),R13,R13_svc,R13_abt,R13_und,R13_irq,R13_fiq,R14(LR),R14,R14_svc,R14_abt,R14_und,R14_irq,R14_fiq,R15(PC),R15,状态存放器,CPSR,CPSR,SPSR,无,SPSR_abt,SPSR_abt,SPSR_und,SPSR_irq,SPSR_fiq,ARM状态各模式下存放器,SPSR_fiq,SPSR_irq,SPSR_und,SPSR_abt,SPSR_abt,CPSR,R15,R14_fiq,R14_irq,R14_und,R14_abt,R14_svc,R14,R13_fiq,R13_irq,R13_und,R13_abt,R13_svc,R13,R12_fiq,R12,R11_fiq,R11,R10_fiq,R10,R9_fiq,R9,R8_fiq,R8,R7,R6,R5,R4,R3,R2,R1,R0,全部37个存放器，分成两大类：,31个通用32位存放器；,6个状态存放器。,嵌入式系统原理及设计概述,第54页,存放器类别,存放器在汇编中名称,各模式下实际访问存放器,用户,系统,管理,中止,未定义,中止,快中止,通用存放器和程序计数器,R0(a1),R0,R1(a2),R1,R2(a3),R2,R3(a4),R3,R4(v1),R4,R5(v2),R5,R6(v3),R6,R7(v4),R7,R8(v5),R8,R8_fiq,R9(SB,v6),R9,R9_fiq,R10(SL,v7),R10,R10_fiq,R11(FP,v8),R11,R11_fiq,R12(IP),R12,R12_fiq,R13(SP),R13,R13_svc,R13_abt,R13_und,R13_irq,R13_fiq,R14(LR),R14,R14_svc,R14_abt,R14_und,R14_irq,R14_fiq,R15(PC),R15,状态存放器,CPSR,CPSR,SPSR,无,SPSR_abt,SPSR_abt,SPSR_und,SPSR_irq,SPSR_fiq,无,CPSR,R15,R14,R13,R12,R11,R10,R9,R8,R7,R6,R5,R4,R3,R2,R1,R0,用户,无,CPSR,R15,R14,R13,R12,R11,R10,R9,R8,R7,R6,R5,R4,R3,R2,R1,R0,系统,SPSR_abt,CPSR,R15,R14_svc,R13_svc,R12,R11,R10,R9,R8,R7,R6,R5,R4,R3,R2,R1,R0,管理,SPSR_abt,CPSR,R15,R14_abt,R13_abt,R12,R11,R10,R9,R8,R7,R6,R5,R4,R3,R2,R1,R0,中止,SPSR_und,CPSR,R15,R14_und,R13_und,R12,R11,R10,R9,R8,R7,R6,R5,R4,R3,R2,R1,R0,未定义,SPSR_irq,CPSR,R15,R14_irq,R13_irq,R12,R11,R10,R9,R8,R7,R6,R5,R4,R3,R2,R1,R0,中止,SPSR_fiq,CPSR,R15,R14_fiq,R13_fiq,R12_fiq,R11_fiq,R10_fiq,R9_fiq,R8_fiq,R7,R6,R5,R4,R3,R2,R1,R0,快中止,ARM状态各模式下能够访问存放器,嵌入式系统原理及设计概述,第55页,存放器类别,存放器在汇编中名称,各模式下实际访问存放器,用户,系统,管理,中止,未定义,中止,快中止,通用存放器和程序计数器,R0(a1),R0,R1(a2),R1,R2(a3),R2,R3(a4),R3,R4(v1),R4,R5(v2),R5,R6(v3),R6,R7(v4),R7,R8(v5),R8,R8_fiq,R9(SB,v6),R9,R9_fiq,R10(SL,v7),R10,R10_fiq,R11(FP,v8),R11,R11_fiq,R12(IP),R12,R12_fiq,R13(SP),R13,R13_svc,R13_abt,R13_und,R13_irq,R13_fiq,R14(LR),R14,R14_svc,R14_abt,R14_und,R14_irq,R14_fiq,R15(PC),R15,状态存放器,CPSR,CPSR,SPSR,无,SPSR_abt,SPSR_abt,SPSR_und,SPSR_irq,SPSR_fiq,普通通用存放器,R13_fiq,R13_irq,R13_und,R13_abt,R13_svc,R13,R12_fiq,R12,R11_fiq,R11,R10_fiq,R10,R9_fiq,R9,R8_fiq,R8,R7,R6,R5,R4,R3,R2,R1,R0,在汇编语言中存放器R0R13为保留数据或地址值,通用存放器,。它们是完全通用存放器，不会被体系结构作为特殊用途，而且可用于任何使用通用存放器指令。,嵌入式系统原理及设计概述,第56页,存放器类别,存放器在汇编中名称,各模式下实际访问存放器,用户,系统,管理,中止,未定义,中止,快中止,通用存放器和程序计数器,R0(a1),R0,R1(a2),R1,R2(a3),R2,R3(a4),R3,R4(v1),R4,R5(v2),R5,R6(v3),R6,R7(v4),R7,R8(v5),R8,R8_fiq,R9(SB,v6),R9,R9_fiq,R10(SL,v7),R10,R10_fiq,R11(FP,v8),R11,R11_fiq,R12(IP),R12,R12_fiq,R13(SP),R13,R13_svc,R13_abt,R13_und,R13_irq,R13_fiq,R14(LR),R14,R14_svc,R14_abt,R14_und,R14_irq,R14_fiq,R15(PC),R15,状态存放器,CPSR,CPSR,SPSR,无,SPSR_abt,SPSR_abt,SPSR_und,SPSR_irq,SPSR_fiq,普通通用存放器,R13_fiq,R13_irq,R13_und,R13_abt,R13_svc,R13,R12_fiq,R12,R11_fiq,R11,R10_fiq,R10,R9_fiq,R9,R8_fiq,R8,R7,R6,R5,R4,R3,R2,R1,R0,R7,R6,R5,R4,R3,R2,R1,R0,其中R0R7为,未分组存放器,，也就是说对于任何处理器模式，这些存放器都对应于相同32位物理存放器。,嵌入式系统原理及设计概述,第57页,存放器类别,存放器在汇编中名称,各模式下实际访问存放器,用户,系统,管理,中止,未定义,中止,快中止,通用存放器和程序计数器,R0(a1),R0,R1(a2),R1,R2(a3),R2,R3(a4),R3,R4(v1),R4,R5(v2),R5,R6(v3),R6,R7(v4),R7,R8(v5),R8,R8_fiq,R9(SB,v6),R9,R9_fiq,R10(SL,v7),R10,R10_fiq,R11(FP,v8),R11,R11_fiq,R12(IP),R12,R12_fiq,R13(SP),R13,R13_svc,R13_abt,R13_und,R13_irq,R13_fiq,R14(LR),R14,R14_svc,R14_abt,R14_und,R14_irq,R14_fiq,R15(PC),R15,状态存放器,CPSR,CPSR,SPSR,无,SPSR_abt,SPSR_abt,SPSR_und,SPSR_irq,SPSR_fiq,普通通用存放器,R14_fiq,R14_irq,R14_und,R14_abt,R14_svc,R14,R13_fiq,R13_irq,R13_und,R13_abt,R13_svc,R13,R12_fiq,R12,R11_fiq,R11,R10_fiq,R10,R9_fiq,R9,R8_fiq,R8,存放器R8R14为,分组存放器,。它们所对应物理存放器取决于当前处理器模式，几乎全部允许使用通用存放器指令都允许使用分组存放器,嵌入式系统原理及设计概述,第58页,存放器类别,存放器在汇编中名称,各模式下实际访问存放器,用户,系统,管理,中止,未定义,中止,快中止,通用存放器和程序计数器,R0(a1),R0,R1(a2),