芯片封装测试流程讲义课件.pptx

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,Company Logo,*,Logo,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,Company Logo,*,Logo,Introduction of IC Assembly ProcessIC,封装工艺介绍,艾,芯片封装测试流程讲义课件,第1页,IC Process Flow,Customer,客 户,IC Design,IC,设计,Wafer Fab,晶圆制造,Wafer Probe,晶圆测试,Assembly&Test,IC,封装测试,SMT,IC,组装,Company Logo,芯片封装测试流程讲义课件,第2页,IC Package,（,IC,封装形式）,Package-,封装体：,指芯片（,Die,）和不一样类型框架（,L/F,）和塑封料（,EMC,）形成不一样外形封装体。,IC Package,种类很多，能够按以下标准分类：,按封装材料划分为：,金属封装、陶瓷封装、塑料封装,按照和,PCB,板连接方式分为：,PTH,封装和,SMT,封装,按照封装外型可分为：,SOT,、,SOIC,、,TSSOP,、,QFN,、,QFP,、,BGA,、,CSP,等；,Company Logo,芯片封装测试流程讲义课件,第3页,IC Package,（,IC,封装形式）,按封装材料划分为：,金属封装,陶瓷封装,塑料封装,金属封装主要用于军工或航天技术，无商业化产品；,陶瓷封装优于金属封装，也用于军事产品，占少许商业化市场；,塑料封装用于消费电子，因为其成本低，工艺简单，可靠性高而占有绝大部分市场份额；,Company Logo,芯片封装测试流程讲义课件,第4页,IC Package,（,IC,封装形式）,按与,PCB,板连接方式划分为：,PTH,SMT,PTH-Pin Through Hole,通孔式；,SMT-Surface Mount Technology,，表面贴装式。,当前市面上大部分,IC,均采为,SMT,式,SMT,Company Logo,芯片封装测试流程讲义课件,第5页,IC Package,（,IC,封装形式）,按封装外型可分为：,SOT,、,QFN,、,SOIC,、,TSSOP,、,QFP,、,BGA,、,CSP,等；,决定封装形式两个关键原因,:,封装效率。芯片面积,/,封装面积，尽可能靠近,1:1,；,引脚数。引脚数越多，越高级，不过工艺难度也对应增加；,其中，,CSP,因为采取了,Flip Chip,技术和裸片封装，到达了 芯片面积,/,封装面积,=1:1,，为当前最高级技术；,封装形式和工艺逐步高级和复杂,Company Logo,芯片封装测试流程讲义课件,第6页,IC Package,（,IC,封装形式）,QFNQuad Flat No-lead Package,四方无引脚扁平封装,SOICSmall Outline IC,小外形,IC,封装,TSSOPThin Small Shrink Outline Package,薄小外形封装,QFPQuad Flat Package,四方引脚扁平式封装,BGABall Grid Array Package,球栅阵列式封装,CSPChip Scale Package,芯片尺寸级封装,Company Logo,芯片封装测试流程讲义课件,第7页,IC Package,Structure,（,IC,结构图）,TOP VIEW,SIDE VIEW,Lead Frame,引线框架,Gold Wire,金 线,Die Pad,芯片焊盘,Epoxy,银浆,Mold Compound,环氧树脂,Company Logo,芯片封装测试流程讲义课件,第8页,Raw Material in Assembly(,封装原材料,),【Wafer】,晶圆,Company Logo,芯片封装测试流程讲义课件,第9页,Raw Material in Assembly(,封装原材料,),【Lead Frame】,引线框架,提供电路连接和,Die,固定作用；,主要材料为铜，会在上面进行镀银、,NiPdAu,等材料；,L/F,制程有,Etch,和,Stamp,两种；,易氧化，存放于氮气柜中，湿度小 于,40%RH;,除了,BGA,和,CSP,外，其它,Package,都会采取,Lead Frame,，,BGA,采取是,Substrate,；,Company Logo,芯片封装测试流程讲义课件,第10页,Raw Material in Assembly(,封装原材料,),【Gold Wire】,焊接金线,实现芯片和外部引线框架电性和物 理连接；,金线采取是,99.99%,高纯度金；,同时，出于成本考虑，当前有采取铜 线和铝线工艺。优点是成本降低，同时工艺难度加大，良率降低；,线径决定可传导电流；,0.8mil,，,1.0mil,，,1.3mils,，,1.5mils,和,2.0mils,；,Company Logo,芯片封装测试流程讲义课件,第11页,Raw Material in Assembly(,封装原材料,),【Mold Compound】,塑封料,/,环氧树脂,主要成份为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；,主要功能为：在熔融状态下将Die和Lead Frame包裹起来，提供物理和电气保护，预防外界干扰；,存放条件：零下5保留，常温下需回温二十四小时；,Company Logo,芯片封装测试流程讲义课件,第12页,Raw Material in Assembly(,封装原材料,),成份为环氧树脂填充金属粉末（Ag）；,有三个作用：将Die固定在Die Pad上；散热作用，导电作用；,-50以下存放，使用之前回温二十四小时；,【Epoxy】,银浆,Company Logo,芯片封装测试流程讲义课件,第13页,Typical Assembly Process Flow,FOL/,前段,EOL/,中段,Plating/,电镀,EOL/,后段,Final Test/,测试,Company Logo,芯片封装测试流程讲义课件,第14页,FOL Front of Line,前段工艺,Back,Grinding,磨片,Wafer,Wafer Mount,晶圆安装,Wafer Saw,晶圆切割,Wafer Wash,晶圆清洗,Die Attach,芯片粘接,Epoxy Cure,银浆固化,Wire Bond,引线焊接,2nd Optical,第二道光检,3rd Optical,第三道光检,EOL,Company Logo,芯片封装测试流程讲义课件,第15页,FOL Back Grinding,后面减薄,Taping,粘胶带,Back,Grinding,磨片,De-Taping,去胶带,将从晶圆厂出来,Wafer,进行后面研磨，来减薄晶圆到达 封装需要厚度（,8mils10mils,）；,磨片时，需要在正面（,Active Area,）贴胶带保护电路区域 同时研磨后面。研磨之后，去除胶带，测量厚度；,Company Logo,芯片封装测试流程讲义课件,第16页,FOL Wafer Saw,晶圆切割,Wafer Mount,晶圆安装,Wafer Saw,晶圆切割,Wafer Wash,清洗,将晶圆粘贴在蓝膜（,Mylar,）上，使得即使被切割开后，不会散落；,经过,Saw Blade,将整片,Wafer,切割成一个个独立,Dice,，方便后面,Die Attach,等工序；,Wafer Wash,主要清洗,Saw,时候产生各种粉尘，清洁,Wafer,；,Company Logo,芯片封装测试流程讲义课件,第17页,FOL Wafer Saw,晶圆切割,Wafer Saw Machine,Saw Blade(,切割刀片,),：,Life Time,：,9001500M,；,Spindlier Speed,：,3050K rpm,：,Feed Speed,：,3050/s;,Company Logo,芯片封装测试流程讲义课件,第18页,FOL 2nd Optical Inspection,二光检验,主要是针对,Wafer Saw,之后在显微镜下进行,Wafer,外观检验，是否有出现废品,。,Chipping Die,崩 边,Company Logo,芯片封装测试流程讲义课件,第19页,FOL Die Attach,芯片粘接,Write Epoxy,点银浆,Die Attach,芯片粘接,Epoxy Cure,银浆固化,Epoxy Storage,：零下,50,度存放；,Epoxy Aging,：使用之前回温，除去气泡；,Epoxy Writing,：点银浆于,L/F,Pad,上，,Pattern,可选,；,Company Logo,芯片封装测试流程讲义课件,第20页,FOL Die Attach,芯片粘接,芯片拾取过程：,1,、,Ejector Pin,从,wafer,下方,Mylar,顶起芯片，使之便于 脱离蓝膜；,2,、,Collect/Pick up head,从上方吸起芯片，完成从,Wafer,到,L/F,运输过程；,3,、,Collect,以一定力将芯片,Bond,在点有银浆,L/F,Pad,上，详细位置可控；,4,、,Bond Head Resolution,：,X-0.2um,；,Y-0.5um,；,Z-1.25um,；,5,、,Bond Head Speed,：,1.3m/s,；,Company Logo,芯片封装测试流程讲义课件,第21页,FOL Die Attach,芯片粘接,Epoxy Write,：,Coverage 75%;,Die Attach,：,Placement99.95%,高纯 度锡（,Tin,），为当前普遍采取技术，符合,Rohs,要求；,Tin-Lead,：铅锡合金。,Tin,占,85%,，,Lead,占,15%,，因为不符合,Rohs,，当前基本被淘汰；,Company Logo,芯片封装测试流程讲义课件,第37页,EOL Post Annealing Bake,（电镀退火）,目标：让无铅电镀后产品在高温下烘烤一段时间，目标在于 消除电镀层潜在晶须生长（,Whisker Growth,）问题,;,条件：,150+/-5C;2Hrs,；,晶须,晶须，又叫,Whisker,，是指锡在长时间潮湿环境和温度改变环境下生长出一个须状晶体，可能造成产品引脚短路,。,Company Logo,芯片封装测试流程讲义课件,第38页,EOL Trim&Form,（切筋成型）,Trim,：将一条片,Lead Frame,切割成单独,Unit,（,IC,）过程；,Form,：对,Trim,后,IC,产品进行引脚成型，到达工艺需要求形状，并放置进,Tube,或者,Tray,盘中；,Company Logo,芯片封装测试流程讲义课件,第39页,EOL Trim&Form,（切筋成型）,Cutting Tool&,Forming Punch,Cutting Die,Stripper Pad,Forming Die,1,2,3,4,Company Logo,芯片封装测试流程讲义课件,第40页,EOL Final Visual Inspection,（第四道光检）,Final Visual Inspection-FVI,在低倍放大镜下，对产品外观进行检验。主要针对,EOL,工艺可能产生废品：比如,Molding,缺点，电镀缺点和,Trim/Form,缺点等；,Company Logo,芯片封装测试流程讲义课件,第41页,The End,Thank You,！,Introduction of IC Assembly Process,Company Logo,芯片封装测试流程讲义课件,第42页,