DSP原理及应用整套教学课件.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,DSP,原理及应用,课程的主要讲述内容,本课程的主要内容,：,1,、数字信号处理和,DSP,系统,2,、,DSP,芯片结构和,CPU,外围电路,3,、存储结构和寻址方式,4,、程序流程控制,5,、,TMS320C55X DSP,的汇编指令,6,、,DSP,集成开发环境,7,、,TMS320C55X DSP,应用实例,8,、,OMAP5912,双核处理器,2.DSP,在图像处理方面的应用,1.DSP,在通信领域的应用,DSP,的典型应用实例,一个典型移动终端结构框图,第一章 数字信号处理和,DSP,系统,1,、数字信号处理,(Digital Signal Processing,，简称,DSP),是一门涉及许多学科而又广泛应用于许多领域新兴学科。,20,世纪,60,年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。,2,、数字信号处理是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估计、增强、压缩、识别等处理，以得到符合人们需要的信号形式。,一、引言,第一章 数字信号处理和,DSP,系统,3,、数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。,DSP,理论的发展,DSP,应用的发展,DSP,的实现,推动,促进,桥梁,DSP,是以众多学科为理论基础，如微积分、概率统计、随机过程、数值分析、网络理论、信号与系统、人工智能、模式识别、神经网络等。数字信号处理是把许多经典的理论体系作为自己的理论基础，同时又使自己成为一系列新兴学科的理论基础。,第一章 数字信号处理和,DSP,系统,4,、数字信号处理的实现方法,通用的计算机上用软件,(,如,C,语言,),实现速度较慢。可用于,DSP,算法的模拟；,(2),在通用计算机系统中加上专用的加速处理机实现；专用性强，应用受限；,(3),用通用的单片机,(,如,:MCS-51,、,96,系列等,),实现。只适用实现简单的,DSP,算法，用于一些不太复杂的数字信号处理，如数字控制等；,第一章 数字信号处理和,DSP,系统,(4),用通用的可编程,DSP,芯片实现。与单片机相比，,DSP,芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；为,DSP,的应用打开了新的局面。,(5),用专用的,DSP,芯片实现。特殊的应用，要求信号处理速度极高，用通用,DSP,芯片很难实现，如,FFT,、数字滤波、卷积、相关等算法的,DSP,芯片，这种芯片将相应的信号处理算法在芯片内部用硬件实现。,第一章 数字信号处理和,DSP,系统,5,、,20,世纪,70,年代末,80,年代初世界上第一片单片可编程,DSP,芯片的诞生，将,DSP,理论研究结果广泛应用到低成本的实际系统中，推动了新的理论和应用领域的发展。,可以毫不夸张地说，,DSP,芯片的诞生及发展对近,20,年来通信、计算机、控制等领域的技术发展起到十分重要的作用。,第一章 数字信号处理和,DSP,系统,输入信号：麦克风输出的语音信号、摄像头输出的复合视频信号等。,A/D,：奈奎斯特抽样定理、抽样频率。,DSP,芯片：对输入的数字信号进行某种形式的处理。,D/A,：转换为模拟样值。,二、,DSP,系统及特点,抗混叠,滤波,A/D,变换,DSP,芯片,D/A,变换,平滑,滤波,输入,输出,1,、,DSP,系统构成,(,典型的,DSP,系统,),第一章 数字信号处理和,DSP,系统,2,、,DSP,系统的特点,DSP,系统以数字信号处理为基础，具有数字处理的全部优点：,(1),接口简单、方便：数字信号的电气特性简单，不同,DSP,系统互联时，在硬件接口上容易实现；,(2),编程方便：可编程,DSP,芯片可使设计人员在开发过程中灵活方便地对软件进行修改和升级；容易实现复杂的算法和复杂的信号处理功能；,(3),精度高、稳定性好：,DSP,系统以数字处理为基础，受环境温度以及噪声的影响较小，可靠性高。,第一章 数字信号处理和,DSP,系统,(4),可重复性好：模拟系统的性能受元器件参数性能变化比较大，而数字系统基本不受影响，因此数字系统便于测试、调试和大规模生产；,(5),集成方便：,DSP,系统中的数字部件有高度的规范性，便于大规模集成。,缺点：,(1),简单的信号处理任务，采用,DSP,使成本增加,;,(2)DSP,系统中的高速时钟可能带来高频干扰和电磁泄漏等问题；,(3)DSP,系统的功耗较大。,第一章 数字信号处理和,DSP,系统,DSP,芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。根据数字信号处理的要求，,DSP,芯片具有如下主要特点：,(1),在一个指令周期内可完成一次乘法和一次加法；,3,、可编程,DSP,芯片,第一章 数字信号处理和,DSP,系统,(2),程序和数据空间分开，可以同时访问指令和数据；,(3),片内具有快速,RAM,；,(4),具有低开销或无开销循环及跳转的硬件支持；,(5),快速的中断处理和硬件,I/O,支持；,(6),具有在单周期内操作的多个硬件地址产生器；,(7),可以并行执行多个操作；,(8),支持流水线操作，使取指、译码和执行等操作可以重叠执行。,第一章 数字信号处理和,DSP,系统,4,、,DSP,系统的设计流程,(DSP,系统设计的一般过程,),DSP,应用,(,确定设计目标,),定义系统性能指标,选择,DSP,芯片,硬件设计,硬件调试,软件编程,软件调试,系统集成,系统测试和调试,第一章 数字信号处理和,DSP,系统,（,1,）,算法模拟：根据应用系统的目标确定系统的性能指标。根据系统要求进行算法仿真和高级语言模拟实现。确定最佳处理方法。如用,MATLAB,等数学开发工具对,DSP,算法进行优化设计和仿真测试，,（,2,）,选择,DSP,芯片：根据算法要求，如运算速度、运算精度、存储器大小、系统成本、体积、功耗等选择合适的,DSP,芯片。,第一章 数字信号处理和,DSP,系统,设计,DSP,应用系统，选择,DSP,芯片是非常重要的，只有选定了,DSP,芯片，才能进一步设计其外围电路及系统的其他电路。,DSP,芯片的选择应根据实际的应用系统需要而确定。不同的,DSP,应用系统由于应用场合、应用目的不相同，,DSP,芯片的选择也不同的。一般来说，选择,DSP,芯片应考虑到如下因素,:,DSP,芯片的运算速度,算法确定,运算量确定,估算,DSP,运算速度的下限,运算速度是,DSP,芯片的一个最重要的性能指标，是选择,DSP,芯片,需要考虑的主要因素。下面为,DSP,运算速度的几种衡量指标：,第一章 数字信号处理和,DSP,系统,指令周期：执行一条指令所需的时间，常以,ns,为单位。如,TMS320LC549-80,在主频为,80MHz,时的指令周期为,12.5ns,；,MAC(,Multiply,-Accumulate Unit,),时间：一次乘加运算的时间。大部分,DSP,芯片可在一个指令周期内完成一次乘法和加法操作。,FFT,执行时间：运行一个,N,点,FFT,程序所需的时间。,FFT,是典型的,DSP,算法运算，因此,FFT,运算时间常作为衡量,DSP,芯片运算能力的一个指标。,MIPS/MFLOPS(,Million Instructions Per Second/Million Floating-point Operations per Second,),：每秒执行百万条指令和每秒百万条浮点操作。如,TMS320LC549-80,的处理能力为,80MIPS,，即每秒可执行八千万条指令；,第一章 数字信号处理和,DSP,系统,MOPS,：每秒执行百万次操作。,BOPS,：每秒执行十亿次操作。,DSP,芯片的价格,DSP,芯片的价格也是选择,DSP,芯片所需考虑的一个重要因素。,采用价格昂贵的,DSP,芯片，即使性能再高，其应用范围受到限制，尤其是民用产品。因此根据实际系统的应用情况，需确定一个价格适中的,DSP,芯片。,第一章 数字信号处理和,DSP,系统,DSP,芯片的硬件资源,不同的,DSP,芯片提供的硬件资源是不相同的，如片内,RAM,、,ROM,的数量，外部可扩展的程序和数据空间，总线接口，,I/O,接口等。即使是同一系列的,DSP,芯片,(,如,TI,的,S320C54X,系列,),系列中不同,DSP,芯片也具有不同的内部硬件资源。,DSP,芯片的运算精度,一般的定点,DSP,芯片的字长为,16,位或,24,位，浮点芯片的字长为,32,位，累加器都为,40,位。定点,DSP,芯片的价格较便宜，功耗较低，但运算精度稍低。而浮点,DSP,芯片的优点是运算精度高，但价格稍贵，功耗也较大。,第一章 数字信号处理和,DSP,系统,DSP,芯片的开发工具,快捷、方便的开发工具和完善的软件支持是开发大型、复杂,DSP,系统的必备条件。,TI,公司的,CCS,集成开发环境、实时软件技术等，,C,语言支持,(,开发的时间大大缩短,),。,DSP,芯片的功耗,在某些,DSP,应用场合，功耗也是一个需要特别注意的问题。如便携式的,DSP,设备、手持设备、野外应用的,DSP,设备等都对功耗有特殊的要求。目前，,3.3V,供电的低功耗高速,DSP,芯片已大量使用。,其他因素,：封装的形式、质量标准、供货情况、生命周期等。,第一章 数字信号处理和,DSP,系统,(3),设计实时,DSP,系统：包括硬件设计和软件设计两个方面。,硬件设计：设计,DSP,芯片的外围电路及其他电路，如转换、控制、存储、输出电路等。,软件设计：根据系统要求和所选的,DSP,芯片编写相应的,DSP,程序。在实际应用系统中常常采用高级语言和汇编语言的混合编程方法。采用这种方法，可缩短软件开发的周期，提高程序的可读性和可移植性，又能满足系统实时运算的要求。,第一章 数字信号处理和,DSP,系统,(4),硬件和软件的调试：,软件的调试：一般借助于,DSP,开发工具，如软件模拟器、,DSP,开发系统或仿真器等。调试,DSP,算法时一般采用实时结果与模拟结果相比较的方法，如果实时程序和模拟程序的输入相同，则两者的输出应该一致。,硬件调试：一般采用硬件仿真器进行调试，如果没有相应的硬件仿真器，且硬件系统不是十分复杂，也可以借助于一般的工具进行调试。,第一章 数字信号处理和,DSP,系统,(5),系统集成和系统测试阶段：,调试完成后，实时系统固化在,DSP,系统中，将软件脱离开发系统而直接在应用系统上运行。,DSP,系统的开发，特别是软件开发是一个需要反复进行的过程，虽然通过算法模拟基本上可以知道实时系统的性能，但实际上模拟环境不可能做到与实时系统环境完全一致，将模拟算法移植到实时系统时必须考虑算法是否能够实时运行的问题。如果算法运算量太大不能在硬件上实时运行，则必须重新修改或简化算法。,第一章 数字信号处理和,DSP,系统,三、,DSP,芯片的发展及应用,(1)1978,年,AMI,公司发布了世界上第一个单片,DSP,芯片,S2811;,(2)1979,年美国,Intel,公司发布的商用可编程,DSP,芯片,2920;,这两种芯片都没有现代,DSP,芯片所必须有的单周期乘法器。,(3)1980,年，日本,NEC,公司推出的,uPD7720,是第一个具有乘法器的商用,DSP,芯片。,第一章 数字信号处理和,DSP,系统,(4),美国德州仪器公司,(Texas Instruments,简称,TI),：,第一代,DSP,芯片,(1982,年成功推出,)TMS320C10,及其系列产品,TMS320C11,、,TMS320C10/C14/C15/C16/C17.,第二代,DSP,芯片,TMS32020,、,TMS320C25/C26/C28,。,第三代,DSP,芯片,TMS320C30/C31/C32,；,第四代,DSP,芯片,TMS320C40/C44;,第五代,DSP,芯片,TMS320C5X/C54X,，第二代,DSP,芯片的改进型,TMS320C2XX,，集多片,DSP,芯片于一体的高性能,DSP,芯片,TMS320C8X,。,第六代,DSP,芯片,(,目前速度最快,)TMS320C62X/C67X,等。,第一章 数字信号处理和,DSP,系统,TI,将常用的,DSP,芯片归纳为三大系列,:,TMS320C2000,系列,:,包括,TMS320C2X/C2XX;,TMS320C5000,系列,:,包括,TMS320C5X/C54X/C55X,TMS320C6000,系列,:,包括,TMS320C62X/C67X,。,如今，,TI,公司的一系列,DSP,产品已经成为当今世界上最有影响的,DSP,芯片。公司也成为世界上最大的,DSP,芯片供应商，其,DSP,市场份额占全世界份额近,50,。,第一章 数字信号处理和,DSP,系统,(6)Motorola,公司在推出,DSP,芯片方面相对较晚。,1986,年，该公司推出了定点处理器,MC56001,。,1990,年，推出了与,IEEE,浮点格式兼容的浮点,DSP,芯片,MC96002,。,(7),美国模拟器件公司,(Analog Devices,，简称,AD),在,DSP,芯片市场上也占有一定的份额，相继推出了一系列具有自己特点的,DSP,芯片。,定点芯片：,ADSP2101/2103/2105,、,ASDP2111/2115,、,ADSP2161/2162/2164,以及,ADSP2171/2181,。,浮点芯片,:ADSP21000/2102,、,ADSP21060/21062,等。,第一章 数字信号处理和,DSP,系统,DSP,芯片的应用,自从,20,世纪,70,年代末,80,年代初,DSP,芯片诞生以来，,DSP,芯片得到了飞速的发展。,DSP,芯片的高速发展,，一方面得益于集成电路技术的发展，另一方面也得益于巨大的市场。,在近,20,年时间里，,DSP,芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用。,DSP,芯片的价格越来越低，性价比日益提高，具有巨大的应用潜力。,第一章 数字信号处理和,DSP,系统,DSP,芯片的应用主要有：,(1),信号处理：,数字滤波、自适应滤波、快速傅立叶变换、相关运算、谱分析、卷积等；,(2),通信：,调制解调器、自适应均衡、数据压缩、程控交换、数字基站、可视电话、多路复用、扩频通信、纠错编码等；,(3),语音：,语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音存储等；,(4),图形,/,图像：如二维和三维图形处理、图像压缩与传输、图像增强、动画、机器人视觉等；,第一章 数字信号处理和,DSP,系统,(5),军事：保密通信、雷达处理、声纳处理、导航、导弹等；,(6),仪器仪表：频谱分析、函数发生、锁相环、地震处理等；,(7),自动控制：引擎控制、声控、自动驾驶、机器人控制、磁盘控制等；,(8),医疗：助听、超声设备、诊断工具、病人监护等；,(9),家用电器：高保真音响、音乐合成、音调控制、玩具与游戏、数字电话,/,电视等。,第一章 数字信号处理和,DSP,系统,DSP,芯片的分类,可按三种方式进行分类,(1),按基础特性分类：根据芯片的工作时钟和指令类型来分类,静态,DSP,芯片：在某时钟频率范围内的任何时钟频率上，芯片都能正常工作，除计算速度有变化外，没有性能的下降。如,:OKI,电气公司的,DSP,芯片、,TI,公司的,TMS320C2XX,系列芯片。,一致性,DSP,芯片：如果有两种或两种以上的,DSP,芯片，它们的指令集、相应的机器代码和管脚结构相互兼容。例如，美国,TI,公司的,TMS320C54X,。,第一章 数字信号处理和,DSP,系统,(2),按数据格式分类,根据,DSP,芯片工作的数据格式来分类的。,定点,DSP,芯片：数据以定点格式工作的,DSP,芯片，如：,TI,公司的,TMS320C1X/C2X,、,TMS320C2XX/C5X,、,TMS320C54X/C62XX,系列。,浮点,DSP,芯片：数据以浮点格式工作的,DSP,芯片，如,TI,公司的,TMS320C3X/C4X/8X,。,不同浮点,DSP,芯片所采用的浮点格式不完全一样，有的,DSP,芯片采用自定义的浮点格式，如,TMS320C3X,，有的,DSP,芯片则采用,IEEE,的标准浮点格式。,第一章 数字信号处理和,DSP,系统,(3),按用途分类,通用型,DSP,芯片：适合普通的,DSP,应用，如,TI,公司的一系列,DSP,芯片属于通用型,DSP,芯片。,专用,DSP,芯片：为特定的,DSP,运算而设计的，更适合特殊的运算，如数字滤波、卷积和,FFT,。,本书主要讨论通用型,DSP,芯片,。,第二章,DSP,芯片结构和,CPU,外围电路,讲课内容：,1,）,TMS320C55x,处理器的特点,2,）,TMS320C55x,处理器的,CPU,结构,3,）,TMS320C55x,处理器的,CPU,外围电路,2.1 DSP,芯片结构,第二章,DSP,芯片结构和,CPU,外围电路,第二章,DSP,芯片结构和,CPU,外围电路,2.1 DSP,芯片结构,2.1.1 TMS320C55x,处理器的特点,采用改进的哈佛结构。,1,条读程序数据总线,(PB),，,5,条数据总线,(BB,CB,DB,EB,FB),，和他们对应的,6,条地址总线,(PAB,BAB,CAB,DAB,EAB,FAB),40,位和,16,位的算术逻辑单元,(ALU),各,1,个,1,个,40,位的移位器,4,个,40,位的累加器,(AC0,AC1,AC2,AC3),和,(T0,T1,T2,T3),17,17,比特的硬件乘法器和一个,40,比特专用加法器的组合,(MAC),比较、选择和存储单元,数据地址产生单元,(DAGEN),和程序地址产生单元,(PAGEN),数据空间和和程序空间位同一物理空间，采用统一编址,第二章,DSP,芯片结构和,CPU,外围电路,2.1.2,TMS320C55x CPU,CPU,有,4,个功能单元：指令缓冲单元,(I,单元,),，程序流程单元,(P,单元,),，地址数据流程单元,(A,单元,),和数据计算单元,(D,单元,),CPU,结构示意图,第二章,DSP,芯片结构和,CPU,外围电路,1,、指令缓冲单元,(I Unit),由指令缓冲队列,(IBQ),和指令译码器构成。,I,单元从程序数据总线接收程序指令代码,(,每次接收,32,比特程序代码,),放到,IBQ(,最多可存放,64,字节的未译码指令,),中。,指令译码器从指令缓冲队列中取指令,(,每次取,6,字节的程序代码,),进行变长,8/16/24/32/48,位）指令译码。,译码后的数据分别送到,P,单元，,A,单元，,D,单元处理。,指令缓冲单元（,I,单元）图,第二章,DSP,芯片结构和,CPU,外围电路,2,、程序流程单元,(P Unit),组成：,P,单元由程序地址产生逻辑电路和一组寄存器组构成。,主要功能产生所有,I,单元读取指令所需的,24,比特程序地址、控制指令读取顺序。,一般情况下，产生的都是（连续）顺序地址。在遇到指令要求读取非连续地址程序代码时，也可以根据来自,I,单元的立即数和,D,单元的寄,存器值产生所需的地址，并将产生地址送到,PAB,。,程序流程,P,单元结构图,第二章,DSP,芯片结构和,CPU,外围电路,在程序流程单元中，控制和影响程序地址的寄存器有,5,类：,1),程序流程寄存器，包括：,PC,程序计数器，,RETA,返回地址寄存器，,CFCT,控制流程关系寄存器；,2),块重复寄存器，包括：,BRC0,、,BRC1,块重复寄存器,0,和,1,、,RSA0,、,RSA1,块重复起始地址寄存器，,REA0,、,REA1,块重复结束地址寄存器,0,和,1,；,3),单重复寄存器，包括：,RPTC,单重复计数器，,CSR,计算单重复寄存器；,4),中断寄存器，包括：,IFR0,、,IFR1,（标志），,IER0,、,IER1,（使能），,DBIER0,、,DBIER1,（调试中断使能）；,5),状态寄存器：,ST0_55,、,ST1_55,、,ST2_55,、,ST3_55,第二章,DSP,芯片结构和,CPU,外围电路,3,、地址流程单元（,A Unit,）,功能和组成：产生读写数据空间的地址。由数据地址产生电路,(DAGEN),，,16,比特的算术逻辑,ALU,电路和一组寄存器构成。,DAGEN,可以根据,I,单元的立即数和本,A,单元的寄存器数据产生读写数据空间的所有地址。在间接寻址中，还需要有,P,单元来指示采用那种寻址模式。,地址流程单元结构图,第二章,DSP,芯片结构和,CPU,外围电路,A,单元,16,位,ALU,的功能,能接收,I,单元数据，又能够和存储器、,I/O,空间、,A,单元寄存器、,D,单元寄存器和,P,单元寄存器进行数据交换，完成算术、逻辑、位操作、移位、测试、旋转等操作。,A,单元包括的寄存器有下列,4,种类型：,1),数据页寄存器,(Data Page Register),：,DPH,、,DP,、（接口数据页）,PDP,2),指针寄存器,(Pointers),：,CDPH,、,CDP,系数数据、,SPH,、,SP,、,SSP,栈、,XAR0XAR7,辅助,3),循环缓冲寄存器,(Circular Buffer Registers),：,BK03,、,BK47,、,BKC,大小，,BSA01,、,BSA23,、,BSA45,、,BSA67,、,BSAC,起始地址,4),临时寄存器,(Temporary Registers),：,T0T3,第二章,DSP,芯片结构和,CPU,外围电路,4,、数据计算单元,(D Unit),D,单元包括了,CPU,的主要计算部件，能够完成高效的计算功能。,组成：移位器、,40,比特算术逻辑,ALU,电路、两个乘累加器,(MAC),和若干寄存器组构成。,移位器,D,单元移位器能够接收来自,I,单元的立即数，与存储器、,I/O,空间、,A,单元寄存器、,D,单元寄存器和,P,单元寄存器进行双向通信。此外，还向,D,单元的,ALU,和,A,单元的,ALU,提供移位后的数据。,数据计算单元结构图,第二章,DSP,芯片结构和,CPU,外围电路,2.1.3 CPU,外围电路：,除,CPU,以外的一些功能单元和外部接口。,时钟发生器,(Clock),定时器,(Timer),多通道缓冲串口,(McBSP),主机接口,(EHPI),外部存储器接口,(EMIF),通用输入,/,输出口,(GPIO),片内存储区,(Momery),DMA,控制器,高速指令缓冲存储器,(Instruction cache),第二章,DSP,芯片结构和,CPU,外围电路,2.2,时钟发生器,1,、工作模式,(1),功能,将输入时钟,CLKIN,变为,CPU,及外围电路所需要的工作时钟。,通过时钟输出脚,CLKOUT,输出，供其它器件使用。,(2),组成,时钟发生器由一个数字锁相环,(DPLL,),和一个模式控制寄存器,(,CLKMD,),组成。,DPLL,CLKMD,寄存器,CLKIN pin,CLKOUT,pin,CLKMD pin,第二章,DSP,芯片结构和,CPU,外围电路,(3),两种工作模式,(,模式控制寄存器标志位的定义,),若,PLL_ENABLE,0,，,DPLL,工作于旁路,(,BYPASS,),模式。,若,PLL_ENABLE,1,，,DPLL,工作于锁定,(,LOCK,),模式。,旁路模式中：,DPLL,只对输入时钟,CLKIN,作简单的分频，分频次数,由,BYPASS_DIV,字段确定。,若,BYPASS_DIV,00,，为一分频，即,CLKOUT,等于,CLKIN,。,若,BYPASS_DIV,01,，为二分频，即,CLKOUT,等于,CLKIN,的一半。,若,BYPASS_DIV,1x,，为四分频，即,CLKOUT,等于,CLKIN,的四分之一。,第二章,DSP,芯片结构和,CPU,外围电路,锁定模式中,DPLL,锁相环对输入时钟,CKLIN,进行跟踪锁定，可得到如下输出的时钟频率：,PLL_MULT,：锁定模式下的倍频次数，取值,0,到,31,PLL_DIV,：锁定模式下的分频次数，取值,0,到,3,。,CLKOUT=,PLL_MULT,PLL_DIV+1,CLKIN,1PLL_MULT31,时,CLKOUT=,1,PLL_DIV+1,CLKIN,PLL_MULT,0,或,1,时,5,比特,2,比特,第二章,DSP,芯片结构和,CPU,外围电路,4,、使用方法,(1),DSP,复位对时钟发生器的影响,在,DSP,复位期间和复位后，,DPLL,工作于旁路模式，此时的分频次数,(,BYPASS_DIV,),由,CLKMD,管,脚上的电平确定，从而确定了它的输出时钟频率。,若,CLKMD,管脚为低电平，则,BYPASS_DIV,00,，,CLKOUT,等于,CLKIN,。,若,CLKMD,管脚为高电平，则,BYPASS_DIV,01,，,CLKOUT,等于,CLKIN,的一半,。,第二章,DSP,芯片结构和,CPU,外围电路,(2),失锁对时钟发生器的影响,锁相环是通过对输入基准时钟进行跟踪锁定来稳定其输出时钟的，在锁定之后，由于某些因素使其输出时钟发生偏移，即失锁。发生失锁时，,DPLL,的动作由,IOB,字段控制：,若,IOB,1,，时钟电路会自动切换到旁路模式，并重新开始跟踪锁定过程，在锁定后又自动切换回锁定模式。,若,IOB=0,，,DPLL,会继续输出时钟，而不管锁相环是否失锁,第二章,DSP,芯片结构和,CPU,外围电路,(3),省电状态对时钟发生器的影响,当时钟发生器退出省电,(IDLE),状态时，不管进入省电状态之前工作于什么模式，,DPLL,都会切换到旁路模式，并由,IAI,字段确定进一步操作：,若,IAI,1,，,DPLL,将重新开始整个跟踪锁定过程。,若,IAI=0,，,DPLL,将使用与进入省电模式之前相同的设置进行跟踪锁定,第二章,DSP,芯片结构和,CPU,外围电路,5,、,DPLL,模式控制寄存器,CLKMD,(1)BREAKLN,为失锁指示,(,只读,),0,：表示由于某种原因引起,PLL,失锁；,1,：表示处于锁定状态，或发生对,CLKMD,寄存器的写操作。,(2)LOCK,为锁定模式指示,(,只读,),0,：表示,DPLL,处于旁路模式,1,：表示,DPLL,处于锁定模式,第二章,DSP,芯片结构和,CPU,外围电路,6,、时钟发生器应用举例,问题：假定输入时钟频率,CLKIN,为,20MHz,，而,DSP,需要的工作时钟为,160MHz,。,解,:(1),需要将时钟发生电路设为锁定模式；,(2),根据倍频次数,PLL_MULT,与分频次数,PLL_DIV,的关系,CLKOUT=,PLL_MULT,PLL_DIV+1,CLKIN,1PLL_MULT31,时,PLL_MULT=8,(PLL_DIV+1),PLL_DIV,和,PLL_MULT,为,(0,，,8),(1,，,16),(2,，,24),或,(3,，,32),第二章,DSP,芯片结构和,CPU,外围电路,(3),取,PLL_DIV,和,PLL_MULT,为,(0,，,8),，要求,DPLL,失锁或退出省电状态后重新锁定，即,IOB=IAI=1,。,例程如下：,MOV#0X6413,，,PORT(#CLKMD),0110 0100 0001 0011,1,00,01000,1,1,第二章,DSP,芯片结构和,CPU,外围电路,2.3,通用定时器,一、组成和框图,C5509 DSP,片内有两个定时器：,Timer0,，,Timer1,；,具有定时或计数功能。计数器在每个时钟周期减,1,，当减到,0,就产生一个输出信号。该输出信号可用于中断,CPU,或触发,DMA,传输,(,称为定时器事件,),。,定时器由时钟、控制寄存器、计数器和定时器事件等部分构成,。,第二章,DSP,芯片结构和,CPU,外围电路,4,比特预定标器,TIN/TOUT,16,比特主计数器,CPU,中断,DMA,同步事件,CPU,时钟,1,、时钟部分,可采用内部,CPU,时钟；,也可采用来自,TIN/TOUT,管脚的外部输入时钟。,2,、两个定时器,一个用于定时器工作,(,递减方式,),一个用于,CPU,读写,(,设置定时长度,),3,、定时器事件,产生三个输出信号：,CPU,中断、,DMA,同步事件、,TIN/TOUT,管脚输出信号。,第六章,DSP,芯片内的,CPU,外围电路,二、时钟部分,定时器的工作时钟可来自,DSP,内部的,CPU,时钟，也可来自,TIN/TOUT,管脚输入的外部时钟。具体时钟源的选择和,TIN/OUT,管脚的功能由控制寄存器,TCR,中的,FUNC,字段确定。,FUNC,00,时，,TIN/TOUT,为高阻态，时钟源为,CPU,时钟。该模式为复位后的缺省模式。,FUNC=01,时，,TIN/TOUT,为定时器输出，时钟源为,CPU,时钟，可以输出时钟信号或脉冲信号。,FUNC=10,时，,TIN/TOUT,为通用输出，时钟源为,CPU,时钟。此时，,TIN/OUT,作为通用输出，其电平由控制寄存器,TCR,中的,DATOUT,字段确定。,FUNC=11,时，,TIN/TOUT,为时钟源输入，定时计数器将在其上升沿递减。,第二章,DSP,芯片结构和,CPU,外围电路,三、计数器部分,C5509,定时器的计数器分为两类：,一类用于定时器工作，,一类用于,CPU,设置定时长度。,定时长度为,20,比特：,4,比特的预定标器和,16,比特的主计数器。其中，,4,比特的预定标值由预定标寄存器,PRSC,定义：,16,比特主定时器的值由定时周期寄存器,PRD,定义。,第二章,DSP,芯片结构和,CPU,外围电路,定时器的工作方式,设定时器的工作时钟周期为,T,clock,则定时长度,T,可用下式计算：,定时器的设置步骤,CPU,将定时长度的预定标值和周期值分别写入,TDDR,和,PRD,将控制寄存器,TCR,中的,TLB,设为,1,，使定时器把,PRD,值和,TDDR,值分别拷贝到它的工作寄存器,TIM,和,PSC,中。,把控制寄存器,TCR,中的,TSS,字段设为,0,启动定时器。,T,T,clock,(PRD+1),(TDDR+1),第二章,DSP,芯片结构和,CPU,外围电路,四、定时器控制寄存器,TCR,IDLE_EN,：省电控制使能位，,0,：禁止省电模式，,1,：允许省电模式,INT/EXT,：时钟源从内部切换到外部的指示标志，当时钟源从内部切换到外部要检测此位来决定是否准备好使用外部时钟。,0,：定时器没准备好使用外部时钟，,1,：定时器准备好使用外部时钟。,ERR_TIM,：定时器错误标志，,0,：正常，,1,：错误,第二章,DSP,芯片结构和,CPU,外围电路,FUNC,：定时器工作模式选择；,TLB,：定时长度拷贝控制，,0,：停止拷贝，,1,：拷贝,SOFT,和,FREE,：在仿真时遇到高级语言调试器断点时的处理方式,00,：定时器立刻停止,01,和,11,：定时器继续运行,10,：在主计数器,TIM,减为,0,时停止。,PWID,：,TIN/TOUT,管脚输出脉冲的宽度。,当,PWID,00,时，,TIN/TOUT,输出脉宽为,1,个,CLKOUT,周期,当,PWID,01,时，,TIN/TOUT,输出脉宽为,2,个,CLKOUT,周期,当,PWID,10,时，,TIN/TOUT,输出脉宽为,4,个,CLKOUT,周期,当,PWID,11,时，,TIN/TOUT,输出脉宽为,8,个,CLKOUT,周期,第二章,DSP,芯片结构和,CPU,外围电路,ARB,：自动重装控制。,0,：不自动重装，,1,：自动重装，,即每次,TIM,减为,0,时，定时器又会把,PRD,值和,TDDR,值分别拷到,TIM,和,PSC,，继续定时。,TSS,：定时器停止控制，,0,：启动，,1,：停止,C/P,：,TIN/TOUT,引脚输出脉冲,/,时钟选择，,0,：输出脉冲，,1,：输出时钟。,POLAR,：,TIN/TOUT,引脚输出信号的极性，,0,：正极性，,1,：负极性,DATOUT,：,TIN/TOUT,引脚作通用输出时的电平，,0,：低电平，,1,：高电平,第二章,DSP,芯片结构和,CPU,外围电路,五、应用举例,假定定时器,0,的工作时钟为,160MHz,，请配置定时长度为,5ms,的定时器。,解：根据定时器公式：,即,(PRD+1),(TDDR+1),800000,取,TDDR=15(0 x0F),、,PRD=49999(0 xC34F),。完成这一定时长度的程序如下：,MOV#0 x000f,，,PORT(#PRSC0),；,写入预定标值。,MOV#0 xc34f,，,PORT(#PRD0),；,写入周期值,MOV#0 x0fd0,，,PORT(#TCR0),；,将,PRD0,和,TDDR0,分别拷贝到,TIM0,和,PSC0,MOV#0 x0Bc0,，,PORT(#TCR0),；,TLB=TSS=0,，停止拷贝，开始定时,第二章,DSP,芯片结构和,CPU,外围电路,2.4,外部存储器接口,EMIF,TMS320C5509 DSP,的外部存储器接口,EMIF,有：,16,位的数据总线,D15:0,；,4,个片选输出,CE3:0,和其它多种控制信号。,能支持多种不同类型的外部存储器件。,片选空间,EMIF,接口的,4,个片选空间对应的地址如图所示。,ST3_55,中的,MPNMC,字段控制片内,ROM,的使用,1,：,CE3,空间长度为,4MB,0,：后,32KB,空间被片上,ROM,占用。,第二章,DSP,芯片结构和,CPU,外围电路,一、与外部存储器接口方法,C5510 DSP,的外部存储器接口,EMIF,可以提供高度灵活的接口方式，每个片选都可以连接不同类型的存储器件，单独设置读写时序参数等。,支持的接口有：,包括异步,SRAM,、,ROM,、,FLASH(,闪速存储器,),、,EPROM,等，,EMIF,能够提供可配置的定时参数，提供高度灵活的存储器时序。每个接口都可以支持,程序代码访问,32bit,数据访问、,16bit,数据访问、,8bit,数据访问。,第二章,DSP,芯片结构和,CPU,外围电路,1,、片选控制寄存器,CEx_1(x=03),根据片选控制寄存器中的,MTYPE,段来设置访问类型。,MTYPE,000,：异步，,8,比特宽,MTYPE,001,：异步，,16,比特宽,MTYPE,010,：保留,MTYPE,011,：,16,比特宽的,SDRAM,第二章,DSP,芯片结构和,CPU,外围电路,2,、异步存储器接口方案,：,低电平有效的片选信号，用于指定要访问的外部空间。,CEn,ARDY,：异步访问就绪指示，使,EMIF,可以延缓异步访问速度。,A13:0,：,14,位地址数据总线。,：低电平有效的异步输出使能信号，