微机原理第二章习题答案.doc

《微处理器系统原理与嵌入式系统设计》第二章习题解答
2.2 选择题
(1) 下列无符号数中最小的数是( A )。
A． B．
C． D．
(2) 下列无符号数中最大的数是( B )。
A． B．
C． D．
(3) 在机器数( A )中，零的表示形式是唯一的。
A．补码 B．原码
C．补码和反码 D．原码和反码
(4) 定点8位字长的字，采用2的补码形式时，一个字所能表示的整数范围为( A )。
A．-128~+127 B．-127~+127
C．-129~+128 D．-128~+128
(5) 若下列字符码(ASCII)中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( D )。
A．11001011 B．11010110 C．11000001 D．11001001
(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实现。而事实上，硬件只实现比较简单的功能，复杂的功能则交给软件完成。这样做的理由是( BCD )。
A．提高解题速度
B．降低成本
C．增强计算机的适应性，扩大应用面
D．易于制造
(7) 编译程序和解释程序相比，编译程序的优点是( D )，解释程序的优点是( C )。
A．编译过程(解释并执行过程)花费时间短
B．占用内存少
C．比较容易发现和排除源程序错误
D．编译结果(目标程序)执行速度快
(8) 计算机的存储器采用分级存储体系的主要目的是( D )。
A．便于读写数据 B．减小机箱的体积
C．便于系统升级 D．解决存储容量、价格和存取速度之间的矛盾
(9) 在多级存储体系中，cache-主存结构的作用是解决( D )问题。
A．主存容量不足 B．主存与辅存速度不匹配
C．辅存与CPU速度不匹配 D．主存与CPU速度不匹配
(10) 下列说法中正确的是( CD )。
A．虚拟存储器技术提高了计算机的速度
B．cache与主存统一编址，cache的地址空间是主存地址空间的一部分
C．主存是由易失性的随机读写存储器构成的
D．cache的功能全部由硬件实现
(11) 在CPU与外设之间设计接口电路的目的主要有( ABCD )。
A．解决驱动能力问题 B．控制数据传送速度
C．完成数据形式转换 D．负责CPU与外设的联络
(12) 程序查询I/O时总是按( B )的次序完成一个字符的传输。
A．写数据端口，读/写控制端口 B．读状态端口，读/写数据端口
C．写控制端口，读/写状态端口 D．读控制端口，读/写数据端口
(13) 下列陈述中不正确的是( A )。
A．总线结构传送方式可以提高数据的传输速度
B．与独立请求方式相比，菊花链式查询方式对电路的故障更敏感
C．PCI总线采用同步时序协议和集中式仲裁策略
D．总线的带宽即总线本身所能达到的最高传输速率
(14) 下列各项中，不是同步总线协定特点的是( D )。
A．不需要应答信号 B．各部件的存取时间比较接近
C．总线长度较短 D．总线周期长度可变
(15) 在计算机系统中，下列部件都能存储信息：① 主存；② CPU内的通用寄存器；③ cache；④ 磁带；⑤ 磁盘。其中，内存包括( ① )；属于外存的是( ④⑤ )；由半导体材料构成的是( ①②③ )。按照CPU存取速度排列，由快至慢依次为( ②③①(⑤④) )。

2.3 假如想从一个字节中分离出中间4位，而其他位设为0，那么必须使用什么运算和什么掩码？假如想把一个字节的中间4取反而其他位不变呢？
①分离中间四位：用与运算，掩码为 00111100
②取反中间四位：用异或运算，掩码为 00111100

2.4通常使用逻辑运算代替数值运算是非常方便的。例如，逻辑运算AND将两个位组合的方法同乘法运算一样。哪一种逻辑运算和两个位的加法几乎相同？这样情况下会导致什么错误发生？
逻辑运算OR和两个位的加法几乎相同。问题在于多个bit的乘或加运算无法用AND或OR运算替代，因为逻辑运算没有相应的进位机制。

2.5将ASCII码中的小写字母变为大写字母，需要使用什么逻辑运算和什么掩码？大写字母变小写字母呢？
ASCII码中小写字母编码为41H~5AH，大写字母编码为61H~7AH，因此：
将小写字母与掩码20H进行OR操作即可转变为大写字母（将bit5置1），将大写字母与掩码0DFH进行AND操作即可转变为小写字母（将bit5清0）。

2.6 一个字节位串循环右移3位等价于循环左移多少位？
字节位串循环右移3位等价于循环左移5位。

2.7举例说明计算机体系结构、计算机组成和计算机实现之间的关系。
计算机体系结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。例如：
确定指令集中是否有乘法指令属于计算机体系结构的内容，而乘法指令是由专门的乘法器实现还是用加法器实现则属于计算机组成原理的内容，乘法/加法器底层的物理器件类型及微组装技术则属于计算机实现的内容；
存储器编址方式的确定属于计算机体系结构的内容，而是否应采用多体交叉结构则属于计算机组成原理的内容，存储器的底层物理器件及微组装技术则属于计算机实现的内容。

2.8如果每个数字采用每字节一个ASCII码的模式编码，那么3个字节可以表示的最大数字值是多少？如果采用二进制编码呢？
每个数字采用每字节一个ASCII码的模式即为非压缩BCD码，其表示的最大数字值为十进制的999；采用二进制编码时3个字节可以表示的最大的数字值为十进制的224-1。

2.9假设一台数码相机的存储容量是256MB，如果每个像素需要3个字节的存储空间，而且一张照片包括每行1024个像素和每列1024个像素，那么这台数码相机可以存放多少张照片？
每张照片所需空间为：1024*1024*3=3MB
则256M可存照片数为：256MB/3MB≈85张。

2.10 采用ASCII编码，每页3500个字符，则存储一本400页的小说需要多少字节的存储空间？如果用Unicode则需要多少字节的存储空间？
ASCII码长为8bit，计算机中以1个字节存储，则这本小说需要占用的存储空间为：1字节/字符*3500字符/页*400页=1400KB；
而Unicode码长为16bit，计算机中以2个字节存储，则这本小说需要占用的存储空间为：2字节/字符*3500字符/页*400页=2800KB。

2.11 一本以ASCII码编码的300页的小说，按57.6 Kbps的速率需要传输多长时间？
T=8bit/字符*3500字符/页*300页/57.6 Kbps≈146秒

2.12 一个存储器的容量为4 MB，每个单元可以存放一个字节，那么其最大地址的十六进制表示是什么？
因为4MB=222，所以若存储单元从00000H开始编址，则其最大地址为3FFFFFH。

2.13简述“cache-主存”层次与“主存-辅存”层次的不同。

Cache-主存
主存-辅存
目的
为了弥补主存速度的不足
为了弥补主存容量的不足
存储管理实现
全部由专用硬件实现
主要由软件实现
典型的块
几十个字节
几百到几千个字节
CPU对第二级的访问
可直接访问
均通过第一级

2.14什么叫总线和总线操作？一次总线的信息传送过程大致可以分为哪4个阶段？
总线指计算机各功能部件之间传送信息的公共信息传送线路；
总线操作指计算机系统中通过总线进行信息交换的过程；
一次总线信息传送过程大致包括总线请求及仲裁、寻址、传输、结束等四个阶段。

2.15什么叫总线周期、时钟周期、指令周期？它们之间一般有什么关系？
总线周期指CPU通过总线与内存或I//O端口完成一次信息传送的时间，如存储器读周期、存储器写周期、I/O读周期、I/O写周期、中断响应周期等等；
时钟周期指计算机系统中最小的基本时间分段；
指令周期指读取并执行一条指令所需的时间；
它们之间的关系是：时钟周期由计算机主频决定，总线周期和指令周期一般由多个时钟周期组成，但一个指令周期可能包括零个或多个总线周期。

2.16.同步总线有哪些优缺点？主要用在什么场合？
同步总线依靠同一的时钟来确定时序控制。
优点：电路设计简单，总线带宽大，数据传输速度快，成本低。
缺点：时钟以最慢速设备为准，高速设备性能将受到影响；不能用于长距离连接。
主要用于近距离、能提供相同时钟源的各种操作。适用于设备类型少且距离较近高速运行的系统。

2.17.异步总线怎样实现总线联络？它有哪些优缺点？
异步总线依靠传送双方相互制约的握手信号来实现定时控制，以确定下一步操作。
优点：全互锁方式可靠性高，适应性强，传输距离长。
缺点：比同步效率低，握手控制电路复杂，交互的网络过程会影响系统工作速度，且速度难以提高。

2.20某系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33 MHz，则总线的带宽为多少MBps？
总线带宽=

2.21什么情况下需要总线判决？总线判决的目的何在？常见的判决方法有哪些？各有什么特点？
当多个主设备同时提出总线请求时需要总线判决。总线判决的目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。
按控制机制设置的不同，分为：
①集中式（主从式）仲裁：采用专门的控制器或仲裁器，总线控制器或仲裁器可以是独立的模块或集成的CPU。协议简单而有效，但总体系统性能较低。
②分布式（对等式）仲裁：控制逻辑分散在连接与总线上的各个部件或设备中。总线协议复杂且昂贵，但可换来CPU和总线的高效使用。
按仲裁机制不同，分为：
① 串行仲裁：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上位置决定，具有较好的灵活性和可扩充性。主控模块数目多时，总线请求相应的速度较慢。
② 并行仲裁：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定。总线请求响应得速度快，扩充性较差。
③ 混合仲裁：串并行结合，既有较好的灵活性和可扩充性，又可容纳较多设备，且响应速度较快。

2.22什么叫“总线冲突”？总线冲突的后果因驱动器是OC/OD门和三态门有什么不同？
总线冲突指总线上信号电平发生冲突，当多个设备同时向总线发送信号时可能发生，并烧毁总线器件。
OC/OD门和三态门都可以在一定程度上避免总线冲突。三态门主要用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号中只允许有一个为有效电平，由于三态门的输出时推拉式的低阻抗，所以开关速度比OC/OD门快，常用三态门作为总线输出缓冲器。

2.23在三线菊花链总线判决系统中，假如总线时钟周期为l00 ns，每个主控模块的平均传输延时为30 ns，试问总线上最多能连几个主控模块？
总线上最多能连4个主控模块。因为在一个总线时钟周期100ns内，可以通过3个模块到达第4个模块：

2.24如果习题2.23中的总线系统实际连了12个平均传输延时为25 ns的主控模块，那么总线操作频率最高能允许为多少？
总线最高频率f ≤ 1/(11*25ns)= 1/275ns = 36KHz。

2.25 总线握手的作用是什么？常见的握手协定有哪几种？它们各有什么优缺点？
总线握手技术主要是作用是在主模块取得总线占有权后，控制总线周期中数据传送的开始和结束，以实现主从模块间的协调和配合，确保数据传送的可靠性。常见的总线握手协定有同步总线协定、异步总线协定、半同步总线协定等。
（1） 同步总线协定指系统采用一个统一的时钟信号来协调发送和接收双方的传送定时关系。同步总线协定是最简单易行的一种握手技术，因为没有多余的动作，比较适合于高速运行的系统；但若系统中设备工作速度差异大，为照顾慢速设备，系统的总体效率将会降低。
（2） 异步总线协定指系统靠传送双方互相制约的握手信号来实现定时控制。异步总线协定下设备之间采用一问一答的方式进行联络和协调工作，能够保证两个工作速度相差很大的部件或设备间可靠地进行信息交换；但设备间不断的问/答联络将导致信息传送的速度变慢，信号的互锁也将增加硬件的复杂性。
（3） 半同步总线协定综合了同步总线协定和异步总线协定的特点。系统在收发双方速度基本匹配的情况下由时钟信号进行同步；当收发双方速度差异较大的情况下，系统可使用握手联络信号。采用半同步协定的总线对快速外设就来说相当于同步总线，对慢速外设又相当于异步总线，因此兼有同步总线的速度和异步总线的适应性。

2.26总线握手协定与微处理器的读写特点有无联系和区别？两者是否必须一致？试举例说明。
总线握手协定可能会针对多种微处理器或者同一系统中的多个微处理器，因此一般会更通用和完善；而微处理器的读写规则一般可根据性能自行订制。
两者可以不一致，这时就需要接口电路进行隔离和转换。

2.27接口电路的输入需要用缓冲器，而输出要用锁存器。为什么？
当总线上挂接的器件超过负载限额时，会引起脉冲沿变坏，产生传输错误。为最大程度减轻总线负载和减小总线冲突，接口通常使用驱动器(输出端)和缓冲器(输入端)来实现设备与总线的隔离：在输出端增强驱动能力，在输入端减轻负载。
驱动器和缓冲器实际上是同类器件，其主要特点是有较高的噪声容限、扇出能力大，并且引入延时可忽略。

2.28 CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？各适用于什么场合？
①无条件控制（同步控制）：特点：方式简单，CPU随时可无条件读/写数据，无法保证数据总是有效，适用面窄。适用于外设数据变化缓慢，操作时间固定，可以被认为始终处于就绪状态。
②条件控制（查询控制）： 特点：CPU主动，外设被动，执行I/O操作时CPU总要县查询外设状态；若传输条件不满足时，CPU等待直到条件满足。解决了CPU与外设间的同步问题，可靠性高，但CPU利用率低，低优先级外设可能无法及时得到响应。适用于CPU不太忙，传送速度不高的场合。
③中断方式： 特点：CPU在执行现行程序时为处理一些紧急发出的情况，暂时停止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序。CPU利用率高，外设具有申请CPU中断的主动权，可以实现实时故障处理，实时响应外设的处理，但中断服务需要保护断点（占用存储空间，降低速度）。适用于CPU的任务较忙，传送速度要求不高的场合，尤其适用实时控制中紧急事件的处理。
④DMA控制： 特点：数据不通过CPU，而由DMAC直接完成存储单元或I/O端口之间的数据传送。接口电路复杂，硬件开销大，大批量数据传送速度极快。适用于存储器与存储器之间，存储器与外设之间的大批量数据传送的场合。

2.29在微机与外设的几种输入/输出方式中，便于CPU处理随机事件和提高工作效率的I/O方式是哪一种？数据传输速率最快的是哪一种？
便于CPU处理随机事件和提高工作效率的是中断方式，数据传输速率最快的是DMA控制方式。

2.30设在一个异步串行通信中，传送的8 bit数据为14H，另外包括1位起始位，1位偶校验位，2位停止位，波特率为2400。试画出该异步串行通信的波形示意图，并标注出各控制位、数据位。

停
止
位
偶校
验
D7
D6
D5
D4
D3
D2
D1
D0
起
始
位

1
1
0
0
0
0
1
0
1
0
0
0

1/2400s

注：此题假设起始位为“0”，数据从低位开始传送。也可假设起始位为“1”，或数据从高位开始传送。

2.31已知异步串行通信的帧信息为0110010101，其中包括起始位1位、停止位l位、7位ASCII码数据位和1位校验位。此时传送的字符是什么，采用的是哪种校验方式，校验位是什么。
根据帧信息可知该传输起始位为“0”，停止位为“1”，校验位为“0”说明采用偶校验；
假设数据从高位开始传送，则该数据为“1100101”，，可见此时传送的字符为“e”；
假设数据从低位开始传送，则该数据为“1010011”，可见此时传送的字符为“S”。