集成电路的基本制造工艺.docx

第1章 集成电路的基本制造工艺
1.6 一般TTL集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?
答：集成运算放大器电路的外延层电阻率比一般TTL集成电路的外延层电阻率高。

第2章 集成电路中的晶体管及其寄生效应
复 习 思 考 题
2.2 利用截锥体电阻公式，计算TTL“与非”门输出管的，其图形如图题2.2
所示。
提示：先求截锥体的高度

然后利用公式： ，

注意：在计算W、L时, 应考虑横向扩散。

2.3 伴随一个横向PNP器件产生两个寄生的PNP晶体管，试问当横向PNP器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。

2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
，≤0.4V，请在坐标纸上放大500倍画出其版图。给出设计条件如下：
答： 解题思路
⑴由、求有效发射区周长；
⑵由设计条件画图
①先画发射区引线孔；
②由孔四边各距画出发射区扩散孔；
③由先画出基区扩散孔的三边；
④由画出基区引线孔；
⑤由画出基区扩散孔的另一边；
⑥由先画出外延岛的三边；
⑦由画出集电极接触孔；
⑧由画出外延岛的另一边；
⑨由画出隔离槽的四周；
⑩验证所画晶体管的是否满足的条件，若不满足，则要对所作
的图进行修正，直至满足的条件。（ 及己知
）

第3章 集成电路中的无源元件
复 习 思 考 题
3.3 设计一个4kΩ的基区扩散电阻及其版图。
试求： (1) 可取的电阻最小线宽=?你取多少?
答：12μm
(2) 粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
答：一个弯头

第4章 晶体管晶体管逻辑(TTL)电路
复 习 思 考 题
4.4 某个TTL与非门的输出低电平测试结果为 =1V。试问这个器件合格吗?上
机使用时有什么问题?
答：不合格。

4.5 试分析图题4.5所示STTL电路在导通态和截止态时各节点的电压和电流，假定各管的
=20, 和一般NPN管相同， =0.55V, =0.4～0.5V, =0.1～0.2V。答：（1）导通态（输出为低电平）
， ， ， ， ，
， ，
， ， ，
， ，
（2）截止态（输出为高电平）
， ， ，
， ， ，与有关

4.7 要求图题4.7所示电路在低电平输出时带动20个同类门，试计算输出管 的集电极串联电阻的最大值 ,max是多少?
答：24

4.8 试分析图题4.8所示两种电路在逻辑功能上的差别及产生差别的原因，并写出F，F′的逻辑表达式。
答： ,

4.9 写出图题4.9所示电路的输入与输出的逻辑关系。
答：

4.11 写出图题4.11所示电路的Q与A，B的逻辑关系，并说明为什么输出级一定要用有源泄放电路。
答：

第5章 发射极耦合逻辑(ECL)电路
不做习题

第6章 集成注入逻辑( )电路
不做习题

第7章 MOS反相器
复 习 思 考 题
7.1已知一自举反相器如图题7.1所示，其负载管的W/L=2，设其他参数为
=0.7V, =5V, ，忽略衬底偏置效应。
(1) 当 时，欲使=0.3V，驱动管应取何尺寸?
答：

7.2 有一E/D NMOS反相器，若 =2V, =-2V, =25,=5V。
(1) 求此反相器的逻辑电平是多少?
答：


第8章 MOS基本逻辑单元
复 习 思 考 题
8.2 图题 8.2为一E/D NMOS电路。
(1) 试问此电路可实现何种逻辑运算?
答：

(2) 设 , , ， 输入高电平为 ，输入低电平为 。
求各种输入情况下电路的直流工作状态、各结点电位、各支路电流及直流功耗。
答：⑴设端，而A端又分两种情况：
①输入高电平

②输入低电平

⑵设端，而A端又分两种情况：
①输入高电平

②输入低电平

8.3 二输入的E/D NMOS或非门的电路参数为： =-3V，=1V，，，，，试计算最坏情况的值和最好情况的值。
答：

8.4 说明图题8.4的电路均为三态输出门，用传输门逻辑推导电路的逻辑表达式。
答：（a）
（b）
（c）

第9章 MOS逻辑功能部件
复 习 思 考 题
9.1 试画出传输门结构的一位八选一多路开关的电路图，写出逻辑表达式和真值表。
答：逻辑表达式

9.4 如果图题9.4(a)反相器是有比的，试画出此电路各节点工作波形，分析其功能；如果图题9.4(b)中M\-1和M\-2为无比的，分析此电路能否工作?为什么?
答：提示：9.4(a) 画电路各节点工作波形时，注意输出波形的低电平是由两次形成的。
此电路实施反相器功能。
题9.4(b)中和若为无比，无法反相器功能。

9.5 分析图题9.5所示的两相动态电路的逻辑功能，并说明各级电路分别是有比的还是无
比的。假如图中 ，；从，，试画出图中,A,B,C,D和各点的波形图
答：该电路为具有保持功能的多路选通开关。
该电路中除最后一级为无比电路外，余下均为有比电路。
注意：有的波形的低电平由两次形成
。

第10章 存 储 器
复 习 思 考 题
　本章无答案

第11章 接 口 电 路
不做习题

第12章 模拟集成电路中的基本单元电路
复 习 思 考 题
12.1 试求图题12.1所示达林顿管放大器的电压增益
答：
若忽略 ，则
提示：、、 组成小电流恒流源。

12.3 试在图题12.3(a),(b),(c),(d)电路中，分别标出E/E，E/D NMOS单管放大器，CMOS有
源负载放大器和CMOS互补放大器中的栅极及，电位，并指出各电路结构上的特点。
答：(a) ， 或
(b) ,
(c) ,
(d)

12.8 图题12.8所示是μA741中的偏置电路，其中=39kΩ，=5kΩ,=15V，=-15V。试求和的值。
答：=0.73mA
19

12.12 图题12.12是一个IC产品中的偏置电路部分。
求： 偏置电流及的值。
答：先求和

12.15 有一两管能隙基准源电路如图题12.15所示。已知，室温下=0.65V，有效发射面积比为=10。
(1) 试简单推导的公式；
(2) 求出=400K时的值。
答：(1)
(2)

第13章 集成运算放大器
13.2 对于图题13.2所示差分对，设=100, =0.7V，试求其和。
答：
9.5

13.4 图题13.4为一个级联射耦对放大器，设时，, ,。求：
(1) , 及 ；
(2) 和(若 , )。
答：(1)

(2)

13.5 已知射耦对差分放大器电路如图题13.5所示，晶体管的，，试求当=130mV时的值。
答：

13.8 已知图题13.8中MOS差分对的=2mA,，负载=10kΩ，试求跨导和差模电压增。
答：

13.11 试指出图题13.11中哪些元件是起过流保护作用的，并说明其保护原理。
答： ⑴二极管保护电路的保护元件为、及
⑵晶体管保护电路的保护元件为、及

13.16 CMOS运放如图题13.16所示，其中各有关参数为：, ，λ=0.01, =2.3×,=-1V, =1V。试求各支路电流和电路的总电压放大倍数。
提示：此题与本书中P325图13.36类似, 关键在于决定偏置电流

第14章 MOS开关电容电路
复 习 思 考 题
14.2 图题14.2是由两个电容构成的一种开关电容等效电路 φ和 为两个同频、反相的驱动脉冲信号。
(1) 分析电路工作原理；
(2) 写出电路的等效电阻 的表达式。
答：

14.3 图题14.3为一个由开关S和电容 C 组成的开关电容电路。试画出用单个MOS模拟开关管来代替S的等效开关电容电路；若驱动MOS管的脉冲频率为 =50kHz，电容 C=10pF，试求开关电容电路的等效电阻 。
答：

14.4 图题14.4是一个MOS开关电容等效电路，φ和为两个同频反相的驱动脉冲信号。
(1) 分析电路工作原理；
(2) 写出电路等效电阻的表达式。
答：

第15章 集成稳压器
复 习 思 考 题
15.1 图题15.1为某电路的过热保护电路，为过热保护管， ，为被保护管，试
以芯片为175℃时，保护电路的状态来说明该电路的过热保护作用。
答：当25℃时，截止，过热保护电路不起作用。
　　　当　175℃时，此时＞，导通，过热保护电路起作用。

第16章　D/A，A/D变换器
　复 习 思 考 题
　本章无答案

第17章　　集成电路设计概述
　本章无答案　

第18章　　集成电路的正向设计
　本章无答案

第19章　集成电路的芯片解剖
　复 习 思 考 题

19.1如图题19.1所示的实际版图，要求：
(1) 把版图恢复成具体电路图，并说明这是什么电路，完成什么逻辑功能；
答：是双极五输入与非门电路。

第20章　　集成电路设计方法
　　本章无答案

第21章　集成电路的可靠性设计和可测性设计简介
　　本章无答案　

第22章　　集成电路的计算机辅助设计简介
　　　本章无答案