计算机组成原理复习题.docx

一、 名词解释
1．机器周期：基准，存取周期。
2．周期挪用：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。
3．双重分组跳跃进位：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
4．水平型微指令：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。
5．超标量：（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。
6.时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。
7.向量地址：中断方式中由硬件产生向量地址，可由向量地址找到入口地址。
8.系统总线：系统总线是指CPU、主存、I/O（通过I/O接口）各大部件之间的信息传输线。按传输信息的不同，又分数据总线、地址总线和控制总线。
9.机器指令：机器指令由0、1代码组成，能被机器直接识别。机器指令可由有序微指令组成的微程序来解释，微指令也是由0、1代码组成，也能被机器直接识别。
10.超流水线（Super pipe lining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。
11.微程序控制：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。
12．存储器带宽：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。
13．RISC：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。
14．中断隐指令及功能：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。
15．机器字长：CPU一次能处理的数据位数，它与CPU中寄存器的位数有关。
16．CMAR ：CMAR控制存储器地址寄存器，用于存放微指令的地址，当采用增量计数器法形成后继微指令地址时，CMAR有计数功能。
17．总线：总线是连接多个部件（模块）的信息传输线，是各部件共享的传输介质。
18．指令流水：指令流水就是改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，即上一条指令的执行周期和下一条指令的取指周期同时进行。
19．单重分组跳跃进位 ：n位全加器分成若干小组，小组内的进位同时产生，小组与小组之间采用串行进位。
20．寻址方式：是指确定本条指令的数据地址，以及下一条将要执行的指令地址的方法。
21. 同步控制方式：任何一条指令或指令中的任何一个微操作的执行，都由事先确定且有统一基准时标的时序信号所控制的方式，叫做同步控制方式。
22．周期窃取：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。
23．双重分组跳跃进位：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
24．直接编码：在微指令的操作控制字段中，每一位代表一个微命令，这种编码方式即为直接编码方式。
25．硬件向量法：硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。

二、 简答题
1.控制器中常采用哪些控制方式，各有何特点？
控制器常采用同步控制、异步控制和联合控制。（1分）
同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到I/O操作，则采用异步控制。（4分）

2.画出主机框图（要求画到寄存器级）；
（1）（5分）

（2）（5分）
ACC
MQ
ALU
X
IR
MDR
PC
MAR
32
32
32
32
32
32
16
16

3.除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。（4分）
4.答：存储器：采用多体交叉存储器（1分）
运算器：采用快速进位链（1分）
控制器：采用指令流水（1分）
I/O系统：采用DMA方式（1分）

5.总线通信控制有几种方式，简要说明各自的特点。（4分）
同步通信：通信双方由统一时标控制数据传送（1分）
异步通信：采用应答方式通信。（1分）
半同步通信：统一时钟，可插入等待信号（1分）
分离式通信：都是主设备，充分发挥总线的有效占用。（1分）

6.以I/O设备的中断处理过程为例，说明一次程序中断的全过程。（5分）
一次程序中断大致可分为五个阶段。中断请求，中断判优，中断响应，中断服务，中断返回

7.完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。（4分）
总线在完成一次传输周期时，可分为四个阶段：
申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；（1分）
寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；（1分）
传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；（1分）
结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。（1分）

8.除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。（6分）
针对存储器，采用高速芯片
针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；
针对存储器，可以采用多体并行结构提高整机的速度；
针对控制器，可以通过指令流水设计技术提高整机的速度；
针对控制器，可以通过超标量设计技术提高整机的速度；
针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；
针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。

9.画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。

以数据输入为例，具体操作如下：（4分）
①从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字）；
②设备向DMA接口发请求（DREQ）；
③DMA接口向CPU申请总线控制权（HRQ）；
④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；
⑤将DMA主存地址寄存器中的主存地址送地址总线；
⑥通知设备已被授予一个DMA周期（DACK），并为交换下一个字做准备；
⑦将DMA数据缓冲寄存器的内容送数据总线；
⑧命令存储器作写操作；
⑨修改主存地址和字计数值；
⑩判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。

10.CPU包括哪几个工作周期？每个工作周期的作用是什么。（4分）
答：取指周期是为了取指令（1分）
间址周期是为了取有效地址（1分）
执行周期是为了取操作数（1分）
中断周期是为了保存程序断点（1分）

11．什么是指令周期、机器周期和时钟周期？三者有何关系?（6分）
答：指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。（1分）
机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。（1分）
时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。（1分）
一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。（3分）

12．组合逻辑控制器完成ADDα指令的微操作命令及节拍安排为：
取指周期（2分）
T0PC→MAR，1→R
T1M(MAR)→MDR，(PC)+1→PC
T2MDR→IR，OP(IR)→ID
执行周期（2分）
T0Ad(IR)→MAR，1→R（即α→MAR）
T1M(MAR)→MDR
T2(ACC)+(MDR)→ACC
微程序控制器完成ADDα指令的微操作命令及节拍安排为：
取指周期（2分）
T0PC→MAR，1→R
T1Ad(CMDR)→CMAR
T2M(MAR)→MDR，(PC)+1→PC
T3Ad(CMDR)→CMAR
T4MDR→IR
T5OP(IR)→微地址形成部件→CMAR
执行周期（2分）
T0Ad(IR)→MAR，1→R（即α→MAR）
T1Ad(CMDR)→CMAR
T2M(MAR)→MDR
T3Ad(CMDR)→CMAR
T4(ACC)+(MDR)→ACC
T5Ad(CMDR)→CMAR

13．能不能说机器的主频越快，机器的速度就越快，为什么？
答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度更快。
此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有Cache、总线的数据传输率、硬盘的速度、以及机器是否采用流水技术等等。机器速度还可以用MIPS（每秒执行百万条指令数）和CPI（执行一条指令所需的时钟周期数来衡量）。

14.DRAM存储器为什么要刷新？
解：DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄
漏的，电荷数又不能像SRAM存储元那样，由电源经负载管来补充，时间一长，信息就会丢失。为此，必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。

15.什么叫指令？什么叫指令系统？
解：指令是计算机执行某种操作的命令，也就是常说的机器指令。一台机器中所有机器指令的集合，称为这台计算机的指令系统。
16.CPU中有哪些主要寄存器？简述这些寄存器的功能。
解：CPU有以下寄存器：
（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。
（2）程序计数器（PC）：用来确定下一条指令的地址。
（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。
（4）缓冲寄存器（DR）：
①作为CPU和内存、外部设备之间信息传送的中转站。
②补偿CPU和内存、外围设备之间在操作速度上的差别。
③在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。
（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为
ALU提供一个工作区。
（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。
除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序
运行状态。

17.中断处理过程包括哪些操作步骤？
解：中断处理过程如下：
（1）设备提出中断请求。
（2）当一条指令执行结束时，CPU响应中断。
（3）CPU设置“中断屏蔽”标志，不再响应其他中断请求。
（4）保存程序断点（PC）。
（5）硬件识别中断源（转移到中断服务子程序入口地址）。
（6）用软件方法保存CPU现场。
（7）为设备服务。
（8）恢复CPU现场。
（9）“中断屏蔽”标志复位，以便接收其他设备中断请求。
（10）返回主程序。

1. 说明计算机系统的层次结构。
解：计算机系统可分为：微程序机器级、一般机器级（或称机器语言级）、操作系统级、汇编语言级、高级语言级。

2. 请说明指令周期、机器周期、时钟周期之间的关系。
解：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。

3. 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同？
解：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。

4.请说明程序查询方式与中断方式各自的特点。
解：程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低。中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。

1.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指
令还是数据？
2.什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？
3.简要描述外设进行DMA操作的过程及DMA方式的主要优点。

1.解：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。
2.解：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。
机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
3.解：
（1）外设发出DMA请求。
（2）CPU响应请求，DMA控制器从CPU接管总线的控制。
（3）由DMA控制器执行数据传送操作。
（4）向CPU报告DMA操作结束。主要优点是数据传送速度快。

1.说明计数器定时查询工作原理。
2.什么是刷新存储器？其存储容量与什么因素有关？
3.外围设备的I/O控制方式分哪几类？各具什么特点？
4.什么是指令周期？什么是机器周期？什么是时钟周期？三者有什么关系？

1.解：计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过BR线发出总线请求。总线控制器接到请求信号以后，在BS线为“0”的情况下，让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时，中止计数查询。
2.解：为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储器。其存储容量由图像灰度级决定。分辨率越高，灰度级越多，刷新存储器容量越大。
3.解：外围设备的I/O控制方式分类及特点：
（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单。
（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。
（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。
（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。
（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。
4.解：指令周期是指取出并执行一条指令的时间。指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。

2.一个较完整的指令系统应包括哪几类指令？
3.什么是并行处理？
4.CPU响应中断应具备哪些条件？

2.解：一个较完整的指令系统，应包括数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串指令、特权指令等。
3.解：从广义上讲，并行性有两种含义：一是同时性，指两个或多个事件在同一时刻发生；二是并发性，指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段。
概括起来，主要有三种形式：
（1）时间并行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。
（2）空间并行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。
（3）时间并行+空间并行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性。
4.解：应具备以下条件：
（1）在CPU内部设置的中断允许触发器必须是开放的。
（2）外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。
（3）外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。
当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。

1.主存储器的性能指标有哪些？含义是什么？
2.集中式仲裁有哪几种方式？
3.在计算机中，CPU管理外围设备有几种方式？
1.解：存储器的性能指标主要是存储容量、存储时间、存储周期和存储器带宽。
在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。
存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。
存储器带宽是指存储器在单位时间中的数据传输速率。
2.解：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。
3.解：CPU管理外围设备有五种方式：
（1）程序查询方式。
（2）程序中断方式。
（3）直接内存访问（DMA）方式。
（4）通道方式。
（5）外围处理机方式。

1.举出CPU中6个主要寄存器的名称及功能。
2.什么叫“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。
1.CPU有以下寄存器：
（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。
（2）程序计数器（PC）：用来确定下一条指令的地址。
（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。
（4）缓冲寄存器（DR）：
①作为CPU和内存、外部设备之间信息传送的中转站。
②补偿CPU和内存、外围设备之间在操作速度上的差别。
③在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。
（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。
（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。
除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序
运行状态。
2.连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只
能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。
除CPU模块外，I/O功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权
的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对CPU模块的总线请求采用公平原则处理；而对I/O模块的总线请求采用优先级策略。

1.指令和数据均以二进制代码形式放在主存中，请问CPU如何区别它们是指令还是数据？
2.CPU中有哪些主要的寄存器？其功能是什么？
3.总线的一次信息传送过程大致分为那几个阶段？
1.解：从时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从内存读出的指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）。
2.解：
（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。
（2）程序计数器（PC）：用来确定下一条指令的地址。
（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。
（4）缓冲寄存器（DR）：
①作为CPU和内存、外部设备之间信息传送的中转站。
②补偿CPU和内存、外围设备之间在操作速度上的差别。
③在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。
（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为
ALU提供一个工作区。
（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。
除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序
运行状态。

1.DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？
2.什么叫指令？什么叫指令系统？
1.解：DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电
荷，并保持原单元的内容，所以读出过程就是再生过程。
常用的刷新方式由三种：集中式、分散式、异步式。
2.解：指令就是要计算机执行某种操作的命令。
一台计算机中所有机器指令的集合，称为这台计算机的指令系统。

3.说明总线结构对计算机系统性能的影响。
解：主要影响有以下三方面：
（1）最大存储容量。
单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。
双总线系统中，存储容量不会受到外围设备数量的影响。
（2）指令系统。
双总线系统，必须有专门的I/O指令系统。
单总线系统，访问内存和I/O使用相同指令。
（3）吞吐量。总线数量越多，吞吐能力越大。