一种具有源漏辅助栅的低肖特基势垒MOSFET.pdf

1引言MOSFET 作为集成电路的基本单元，随着尺寸的不断减小，需要在几个纳米的距离内实现大数量级的浓度差来形成极陡的源极和漏极 PN 结，这对掺杂和热处理工艺提出了极高的要求。为解决这一问题，利用低肖特基势垒的金属或合金源漏来代替重掺杂的 P 区或 N 区，形成金属或合金源漏的低肖特基势垒 MOSFET 晶体管被提出1。然而这种器件在源漏所产生的肖特基势垒会带来源漏电阻的增加而影响器件的开启特性，降低器件的正向导通电流2。面对 MOSFET 随着尺寸不断减小而产生的短通道效应和和泄漏电流增加等问题，通过增加栅极长度改善器件特性的想法，以及能够缓解器件短沟道效应的鳍型栅极结构都被陆续提出3-4。本研究在现有成果的基础上，提出一种具有源漏辅助栅的低肖特基势垒场效应晶体管。2器件设计与工作原理2.1器件关键参数所设计器件为一种改进型的场效应晶体管，因其具有浮栅源漏和肖特基势垒的特点，可简称为FGSD-SB-MOSFET。它采用鳍型主控栅，通过高电平源漏辅助栅积累电子，降低肖特基势垒场效应晶体管源漏电阻，以此方式实现更高的正向导通电流。器件的结构示意图如图 员 所示。一种具有源漏辅助栅的低肖特基势垒 MOSFET费曦杨，靳晓诗（沈阳工业大学信息科学与工程学院，沈阳 110870）摘要:为改善低肖特基势垒 MOSFET 器件的性能表现，提出一种具有源漏辅助栅的低肖特基势垒 MOSFET。该器件采用鳍型主控栅，体硅两侧各设置一个浮栅作为辅助栅，通过最外围控制栅向浮栅冲入电荷。通过与传统低肖特基势垒场效应晶体管的输出特性曲线对比，分析所提出器件结构的性能优势；分析浮栅电荷量、氧化层厚度对器件的影响，并依此进行结构优化。经仿真分析表明，器件在工作时两侧的浮栅有助于实现更高的正向导通电流和更低的反向泄漏电流，大大降低器件的静态功耗。关键词：浮栅；肖特基势垒 MOSFET；辅助栅DOI：10.3969/j.issn.1002-2279.2023.04.007中图分类号:TN386.3文献标识码:A文章编号：1002-2279（2023）04-0022-04A Low Schottky Barrier MOSFET with Source-Drain Auxiliary GateFEI Xiyang,JIN Xiaoshi(School of Information Science and Engineering,Shenyang University of Technology,Shenyang 110870,China)Abstract:In order to improve the performance of low Schottky barrier MOSFETs,a low Schottkybarrier MOSFET with source-drain auxiliary gate is proposed.The device adopts fin-type main controlgate,and two floating gates are set on both sides of bulk silicon as auxiliary gates,and charges are chargedinto the floating gates through the outermost control gates.Compared with the output characteristic curveof traditional low Schottky barrier field effect transistor,the performance advantages of the proposeddevice structure are analyzed.The influence of floating gate charge and oxide thickness on the device isanalyzed,and the structure is optimized accordingly.The simulation analysis shows that the floating gateson both sides of the device are helpful to realize higher forward conduction current and lower reverseleakage current,which greatly reduces the static power consumption of the device.Key words:Floating gate;SB MOSFET;Auxiliary gate作者简介：费曦杨（1998），女，辽宁省锦州市人，硕士研究生，主研方向：微电子器件。收稿日期：2023-02-15微处理机MICROPROCESSORS第 4 期2023 年 8 月No.4Aug.，20234 期图中，L 是体硅的长度；T 是体硅的厚度；W 是体硅的宽度；tox是栅极与体硅之间氧化层绝缘厚度。以 N 型 MOSFET 为例，在 FGSD-SB-MOSFET结构中，保留了肖特基场效应晶体管通过金属-硅接触产生肖特基结代替传统 PN 结的特质，在金属源漏与硅的接触面形成肖特基接触。鳍型主控栅三面贴近体硅侧壁和顶部来控制体硅中心部分，增加了栅极对沟道的控制面积，从而增强主控栅的栅控能力5；源漏两极与体硅两端的接触面处各有一个鳍型浮栅，通过最外围的控制栅冲入电荷，用以在源、漏两端积累电子。主控栅、源辅助栅电极和漏辅助栅通过绝缘介质层相互隔离、彼此独立。2.2工作原理FGSD-SB-MOSFE栽 继承传统 SB-MOSFET 结构的特点，由源、漏金属电极与半导体硅形成肖特基接触，通过热电子发射形成导通电流。器件的控制栅与主控栅相连。在器件工作时，同主控栅相连的外围控制栅也可以获得正向电压，源极、漏极两处的浮栅通过控制栅所产生的电场冲入电荷，并获得一个较高的电平。此时，高电平的源控栅电极和漏控栅电极通过电场效应，使单晶硅两端克服低肖特基势垒的影响，形成电子积累，以降低源漏电阻。同时考虑两侧浮栅需要电子发生隧穿来通过氧化层为浮栅冲入电荷的充电机制以及栅氧化层的绝缘性的需要，器件采用高 噪 介电材料 HfO2作为栅极氧化层材料6。高电平的源漏辅助栅在单晶硅两端形成高浓度的电子积累。源端向上弯曲的导带被向下拉平，乃至低于肖特基势垒高度，此时从源极进入漏极不形成势垒，载流子更容易通过，正向导通电流增加。此时，漏源电流主要由通过热发射注入沟道的源端电子组成。3仿真与分析通过 Silvaco TCAD 半导体仿真软件对所设计器件结构进行模拟仿真与分析研究。通过 DevEdit编辑器件二维结构尺寸，在 DeckBuild 中调用 Atlas仿真语句进行导通特性仿真分析，最后经视图工具Tonyplot 显示仿真结果，并对图像进行测量、分析。3.1IDS-IGS特性曲线对比以中央控制栅极电压作为参数，对比普通低肖特基势垒场效应晶体管和具有浮栅式源漏辅助栅的低肖特基势垒场效应晶体管两者的 IDS-IGS特性曲线。漏极电压分别固定在 0.1V 和 0.6V，FGSD-SB-MOSFET 的源漏辅助栅电荷量设为 5.6伊10-17C。以此进行仿真，得到的对比曲线如图 2 所示。如图 2 所示，FGSD-SB-MOSFET 在获得更大的正向导通电流的同时，也有效改善了普通 SB-MOSFET 反向偏置下伴随 VDS增加所产生的糟糕的IDS-VGS特性。FGSD-SB-MOSFET 最外围的控制栅跟随主控栅进行电压变化，当主控栅的正向电压增大时，外围控制栅也获得一个大的正向电压，产生一个高的电场。在高电场的作用下，电子隧穿通过氧化绝图 2FET 特性曲线对比(a)主视图(b)沿切线 A 的俯视图(c)沿切线 B 的左视图图 1FGSD-SB-MOSFET 结构示意图VGS/V费曦杨等：一种具有源漏辅助栅的低肖特基势垒 MOSFET窑23窑微处理机2023 年缘层进入到浮栅，浮栅冲入大量电荷，成为高电平的源漏辅助栅，有效增加器件的正向导通电流。在漏电极施加 0.6V 电压，栅电极施加 0.8V 电压的条件下，仿真对比 FGSD-SB-MOSFET 和无浮栅的普通 SB-MOSFET 电子浓度分布情况，得到的结果曲线如图 3 所示。此时 FGSD-SB-MOSFET 浮栅电荷量为 5.6伊10-17C。当漏源电压从 0.1V 增加至 0.6V,从图 2 中可以看出普通 SB-MOSFET 的正向导通电流受到的影响不是很大，但是静态电流和反向泄漏电流受到的影响非常大。相比之下 FGSD-SB-MOSFET 的正向导通电流大量增加，静态电流和反向泄漏电流受到的影响则较小。从图 3 可以看出，在 VGS均为 0.8V，VDS均为 0.6V 的条件下，FGSD-SB-MOSFET 在浮栅的影响下，体硅左右两侧的电子浓度明显上升，有效增加了器件的正向导通电流。在漏电极施加 0.6V 电压，栅电极施加-0.35V电压的条件下，仿真对比 FGSD-SB-MOSFET 和无浮栅的普通 SB-MOSFET 电场强度分布和空穴浓度情况，得到的结果曲线如图 4 所示。此时 FGSD-SB-MOSFET 浮栅电荷量为 5.6伊10-17C。普通 SB-MOSFET 漏源电压增加时，漏极和栅极之间的电势差大小也随之增加，带带隧穿所产生的反向泄漏电流也会大量增加，导致反向偏置时正反向曲线的交叉点明显上升，同时，器件的反向泄漏电流和静态功耗都剧烈增加。而对于 云郧杂阅-SB-MOSFET，当反向偏置时，如图 4(a)，浮栅结构能够有效抑制漏源电压所产生的电场进入沟道，正反向曲线的交叉点上升较小，此时反向泄漏电流的主要机制是空穴电流。在图 4(b)中，从两种结构的反向栅压时的空穴浓度对比可以看出，相比无辅助栅的 SB-MOSFET，浮栅有效减少了单晶硅两侧的空穴浓度。所以相比于普通 SB-MOSFET，FGSD-SB-MOSFET能够得到更好的 IDS-VGS特性，静态功耗也更小。3.2浮栅电荷量对 IDS-IGS特性的影响以 FGSD-SB-MOSFET 的浮栅电荷量为变量，仿真得到输出特性曲线，如图 5 所示。其中，漏极施加固定电压 0.6V，主控栅极电压在-0.8V 到 0.8V 之间变化。浮栅电荷量能够有效影响器件的输出特性。器件工作时冲入浮栅的电荷量决定了浮栅所带电压的图 3电子浓度分布曲线对比图 4反向栅压下电场强度分布和空穴浓度对比(a)电场强度(b)空穴浓度图 5以浮栅电荷量为变量的输出特性曲线位置/nm位置/nm位置/nmVGS/V窑24窑4 期高低。随着浮栅电荷量的增加，辅助栅电压增强，控制力增加，FGSD-SB-MOSFET 的正向导通电流也得到增大。器件反向偏置时加正电的漏源和加负电的栅源之间所产生的电压将在介质层中产生一个强电场，将电子从浮栅拉回7。观察图 5 可以发现，当冲入浮栅的电荷量增加时，FGSD-SB-MOFET 的正向导通电流有微小增加，而同时反向泄漏电流明显有所减小。3.3氧化层厚度对 IDS-IGS特性的影响在漏极施加 0.6V 固定电压，浮栅式源漏辅助栅电荷量固定为 5.6伊10-17C，在此条件下，以绝缘氧化层厚度 tox作为可变参数，选取 0.8nm、1.0nm、1.2nm三种条件。仿真得到 FGSD-SB-MOSFET 的转移特性曲线，如图 6 所示。由图 6 可以看出，氧化层厚度的改变对 FGSD-SB-MOSFET 的正向导通电流、反向泄漏电流以及静态功耗都产生影响。栅氧化层厚度、材料的改变有可能导致氧化层绝缘性变差，也可能导致电子无法到达浮栅8。观察图 6 可以发现，随着绝缘氧化层厚度的增加，正向导通电流逐渐减小，反向泄漏电流先增加后减少，静态工作电流发生了明显的减少，反向泄漏电流受氧化层厚度改变带来的影响也大于正向导通电流。随着绝缘氧化层厚度的增加，器件的栅控能力减弱，源漏所受到的电场影响也随之减弱，最终导致正、反向电流减小。这些仿真结果皆符合于理论上的预期。4结束语SB-MOSFET 已在实际应用中展现出了其巨大的价值与优势，本研究提出的 云郧杂阅原杂月原MOSFET，更在其基础上改善了器件反向偏置时随漏源电压增高而变得糟糕的 IDS-IGS特性，获得了更大的正向导通电流、更低的静态功耗以及实用的对称结构。本设计 云郧杂阅原杂月原MOSFET 新型结构无疑具有非常大的研究价值和更为广阔的应用前景。参考文献：1HUANG Chungkuang,ZHANG Wei E,YANG C H.Two-dimensional numerical simulation of Schottky barrier MOSFET with channel length to 10nmJ.IEEE Transactions onElectron Devices,1998,45(4):842-848.2DU Gang,LIU Xiaoyan,HAN Ruqi.High frequency perfor-mance of nano-scale ultra-thin-body Schottky-barrier n-MOSFETsJ.Science China Information Sciences,2011,54(8):1756-1761.3WAN Haoji,LIU Xianyun,SU Xin,et al.Characteristics ofa novel FinFET with multi-enhanced operation gates(MEOGFinFET)J.Applied Sciences,2022,12(21):11279 1-10.4YADAV S N.Multiple gate field-effect transistors for futureCMOS technologiesJ.International Journal of Research inEngineering and Technology,2014,3(2):542-547.5朱范婷.FinFETs 器件及其几何参数的优化D.上海:上海交通大学,2014.ZHU Fanting.FinFETs devices and the optimization of geo-metric parametersD.Shanghai:Shanghai Jiao Tong Univer-sity,2014.6PANCHANAN S,MAITY R,BAISHYA S,et al.A surfacepotential model for tri-gate metal oxide semiconductor fieldeffect transistor:Analysis below 10 nm channel lengthJ.Engineering Science and Technology,an International Jour-nal,2021,24(4):879-889.7张家龙,何怡刚.浮栅技术及其应用J.现代电子技术,2004,27(24):8-10.ZHANG Jialong,HE Yigang.Floating-gate technology andits applicationJ.Modern Electronic Technique,2004,27(24):8-10.8MAITY N P,THAKUR R R,MAITY R,et al.Analysisof interface charge densities for high-k dielectric materialsbased metal oxide semiconductor devicesJ.InternationalJournal of Nanoscience,2016,15(5/6):1660011 1-6.图 6以绝缘氧化层厚度为变量的输出特性曲线VGS/V费曦杨等：一种具有源漏辅助栅的低肖特基势垒 MOSFET窑25窑