TTL及CMOS集成电路及使用注意事项.doc

TTL和CMOS集成电路及使用注意事项
发布时间：2007-01-18   来源：
    关键词：TTL电平、CMOS电平

    概述：我们在数字电路设计时最常见的电路就是TTL电路、CMOS电路，有许多设计者都没有考虑它们的工作速度、抗干扰能力、负载能力和功耗，引起整个系统运行不可靠，出现一些莫名其妙的问题。下面是我使用TTL电路、CMOS电路的多年工作经验总结出来，供大家设计时参考。
一、TL集成电路及使用注意事项
    1、TTL集成电路是以晶体管为基础的集成电路。其特点是速度高，集成度低。
    2、TTL集成电路分类见下表：

    3、使用注意事项
    （1）TTL集成电路对电源要求严格。54系列要求电压范围4.5-5.5V即5V±10%；74系列要求电压范围4.75-5.25V即5V±5%。它的高电平3.6v低电平0.3v，逻辑幅度小，抗干扰能力差。

    （2）TTL集成电路输入端悬空时相当于高电平，对与门、与非门的逻辑关系没有影响，所以多余端可以悬空，但是多余端悬空时会引起干扰，破坏逻辑功能，多余端有两种处理方法：a、经电阻（1-5千欧）接电源，容易受电源干扰；b、多余端并联法，加重前级负载。实际设计时，如果电源稳定，用前者，如果前级是TTL集成电路，驱动能力强，采用第二种方法。
    （3）TTL集成电路输出端不能并联，如果需要并联，一定要选用极电极开路，即OC门。使用OC门时，一定要加合适的上拉电阻。
    （4）在高速电路中，由于引线电感和分布电容的影响，会经公用线段间偶合引起自激，所以要加一个退耦电容。
    （5）不用的输出端一律接高电平。
二、CMOS集成电路及使用注意事项
    （1）CMOS集成电路是以互补的场效应管为基础集成的电路。其特点是逻辑高电平接近供电电压，逻辑低电平接近地电位；由于逻辑电平摆幅大，所以抗干扰能力强，电源范围宽，3-18伏，对电源稳定度要求不高，功耗小，工艺简单，集成度高。缺点是速度偏低。
    （2）电源极性不能反接，为保护栅极不被击穿，通常在输入端极一个保护二极管，如图1
    （3）输入电压不能高于电源电压，如果输入电压高时可以串一个限流电阻。
    （4）输入端不能悬空，悬空时电平不定，将会破坏逻辑电平，甚至会因为静电感应击穿器件。对于与]门、与非门不用的输入端应该接高电平，对于或门或非门不用的输入端应该接低电平。
    （5）CMOS集成电路驱动能力差，不能带大的电流负载（1-19毫安），只可以带一个晶体管，若需要大电流负载，可以将几个门电路并联使用或者复合管。
三、CMOS集成电路和TTL集成电路电平转换

    一般的系统里面都含有CMOS集成电路和TTL集成电路，设计时应该以TTL电平为基准。若系统里有5伏的CMOS集成电路，可以直接与TTL集成电路相连，如果TTL集成电路电平较低，需要加上拉电阻或者用OC门驱动CMOS集成电路， 如图2