基于saa7113的图像灰度信息采集系统通信工程本科毕设论文.doc

装

订

线

本科生毕业论文（设计）

题目：基于SAA7113的图像灰度信息采集系统

学 院 电子信息工程学院
学科门类 工学
专 业 通信工程
学 号 2005444175
姓 名 邓学群
指导教师 田晓燕

2009年 05月15日

河北大学2009届本科毕业生论文(设计)
基于SAA7113的图像灰度信息采集系统
摘 要

针对目前视频图像采集数据量大时，处理速度慢，执行效率低的问题。本论文提出了基于SAA7113的图像灰度信息采集系统。本系统由FPGA作为图像采集的主要控制部分，完成图像的预处理。FPGA由于其在完成复杂逻辑运算时的优异表现，成为系统控制芯片的首选。SAA7113则作为视频转换芯片，它把采集到的模拟转换成数字信号提供给后级处理芯片，是此系统必不可少的一部分。
本文主要阐述了图像采集系统的总体构成，详细讨论了FPGA内部逻辑的设计，介绍了SAA7113图像编码芯片在图像处理系统中的应用。FPGA内部逻辑设计是本文的重点和核心。在对SAA7113初始化时，要通过I2C进行初始化，因此详细介绍了I2C总线，并在FPGA内部模拟I2C总线控制器。
通过实际的运行，证明了该设计实现简单，运行良好，基本可以满足图像采集的要求。

关键词：图像采集；可编程逻辑器件；I2C；VHDL

ABSTRACT

Video image acquisition for the current large volume of data, the processing speed slow, the problem of low efficiency, This paper presents the SAA7113-based image acquisition system information. The system as the image acquisition by the FPGA to control the main part of the pre-treatment image. FPGA as a result of its complex logic operations at the time of performance, becoming the first choice for system control chips. SAA7113 chip as video conversion, it collected into the analog to digital signal processing chips after the class is an essential part of this system.
FPGA in the system as the main image collection control part and complete image acquisition .Becasue of the outstanding performance in complex logic operation ,FPGA becomhing the peferred system contol chip.this paper described the overall image acquisition system consists detailed discussed the FPGA’s internal logic design intorduced the SAA7113 image decoding chips applicationgs in image processing ststem .the FPGA’s internal logic design is the focus and core in this paper .during the initialization of the SAA7113,it will use the I2C .so it described the detail of I2C bus ,and simulation I2C bus controller within the FPGA .
Through the actual operation,it proved that the design ang implem entation is simple ,better operation and can meet the requirements of the real-time image acquisition.

Keywords: image acquisition FPGA I2C VHDL

目 录

一 引 言 1
1.1图像采集系统的发展 1
1.2 图像采集系统的应用 1
1.3本论文主要工作 2
二 开发工具简介 3
2.1 FPGA的开发流程及使用的工具[5-9] 3
2.1.1 FPGA的开发流程 3
2.1.2 FPGA开发工具 4
2.2 SignalTap 简介及使用流程 4
三 视频编码芯片部分设计 5
3.1视频芯片介绍 5
3.1.1 SAA7113基本原理 5
3.1.2 SAA7113主要功能及特点 6
3.1.3 SAA7113内部结构图 6
3.1.4 SAA7113工作流程 7
3.2 I2C总线介绍 8
3.2.1 I2C总线的工作原理 8
3.2.2 I2C总线的通信时序 8
3.3 本章总结 9
四　视频图像采集模块设计 10
4.1 采集模块实现框图 10
4.2 视频采集芯片SAA7113初始化 10
4.2.1 SAA7113的寄存器的介绍 10
4.2.2 SAA7113初始化及数据采集模块 14
4.3 本章总结 22
五 全文工作总结及未来展望 23
5.1 本文工作总结 23
5.2 未来展望 23
谢 辞 24
参考文献 25

一 引 言
1.1图像采集系统的发展
早在本世纪20年代，人们利用巴特蓝（bartlane）电缆图片传输系统，经过大西洋传送了第一幅数字图像。随后人们始终对图像处理技术和它的各种应用怀有浓厚的兴趣，并对提高图像质量的技术进行了探索，这种努力一直持续到40年后。1964年，美国喷射推进实验室（JPL）进行太空探测工作，他们对航天探测器徘徊者7号在1964年发回的几千张月球照片，使用图像处理技术，如几何校正、灰度变换、去除噪声等方法进行处理，并考虑了太阳位置和月球环境的影响，由计算机成功地绘制出月球表面地图，获得了巨大成功。在以后的宇航空间技术中，如对火星、土星等星球的探测研究中，数字图像处理技术都发挥了巨大的作用。
到了70年代，图像处理技术在空间遥感领域中的应用研究所取得的巨大成就，引起了世界各国的广泛关注。数字图像处理取得的另一个巨大成就是在医学上获得的成果。1972年英国EMI公司工程师Housfield发明了用于头颅诊断的X射线计算机断层摄影装置，简称CT（ComputerTomograph）。CT的基本方法是根据人的头部截面的投影，经计算机处理来重建截面图像，称为图像重建。1975年EMI公司又成功研制出全身用的CT装置，获得了人体各个部位鲜明清晰的断层图像。1979年，这项无损伤诊断技术获得了诺贝尔奖，说明它对人类做出了划时代的贡献。
从20世纪70年代中期开始，随着计算机技术和人工智能、思维科学研究的迅速发展，数字图像处理向更高、更深层次发展。很多国家，特别是发达国家投入更多的人力、物力研究计算机视觉（图像理解）领域，取得了不少重要的研究成果。其中代表性的成果是20世纪70年代末MIT的Marr提出的视觉计算理论，这个理论成为计算机视觉领域其后十多年的主导思想。
这里特别要指出，从20世纪90年代以来，计算智能信息处理技术获得了飞速的发展，它在数字图像处理和计算机视觉领域中获得了越来越广泛的应用，取得了许多引人注目的突破性成果。这些成果不仅推动了计算智能信息处理技术的进一步发展，而且给数字图像处理和计算机视觉开辟了不少新的研究领域。
1.2 图像采集系统的应用
图像信息是人类获取的最重要的信息之一，图像采集在数字图像处理、图像识别等领域应用十分广泛。可以从以下几个方面来体现：
(1) 在通信领域的应用。当前通信的主要发展方向是声音、文字、图像和数据相结合的多媒体通信，其中以视频图像通信最为复杂和困难，因为其数据量十分巨大，如传送彩色电视信号的速率达100Mb/s以上。要将这样高的速率的数据实时传送出去，必须采用图像压缩编码技术。
(2) 在生物医学领域的应用。它的直观、无创伤、安全方便等优点受到了人们的普遍欢迎和接受。除了最成功的X射线、CT技术之外，还有一类是对医用显微图像的处理分析，即自动细胞分析仪，如红细胞、白细胞分类，染色体分析、癌细胞识别以及超声波图像的分析等。图像采集卡可以用于B超、CT、病理分析等；
(3) 在军事、公安领域的应用。在军事方面主要用于导弹的精确制导、具有图像、传输、存储和显示的军事自动化、指挥系统等；在公安业务方面实时监控、案件侦破、指纹识别、人脸识别、虹膜识别以及交通流量监控、银行防盗等。特别是目前已全面投入运行的高速公路不停车自动收费系统中的车辆和车牌的自动识别[4]。
1.3本论文主要工作
本论文主要围绕图像的采集部分，在研究了所选用FPGA的基础上，按照系统的要求，完成视频编码芯片的初始化，以及FPGA内部逻辑的设计和验证。本文围绕图像采集系统的研究将做如下的工作：
(1)学习了解FPGA器件的基本原理和特点，掌握FPGA的设计流程，学习硬件描述语言和设计技巧。
(2)通过分析系统，完成FPGA控制逻辑的设计和编写。
(3)研究图像编码芯片，完成图像采集芯片的初始化。
论文的主要内容如下：
第一章对数字图像处理的应用和发展, 介绍了FPGA的开发流程和使用的开发工具，为后面的章节做准备。
第二章主要对图像采集系统的整体构造做了介绍，同时还制定了系统要达到的性能指标。
第三章研究了视频编码芯片SAA7113，和初始化时用到的I2C协议做了详细的介绍，为后面FPGA初始化SAA7113做准备。
第四章为论文的重点，本章对FPGA进行设计，完成了SAA7113的初始化，图像采集的设计，对各个模块进行了详细的介绍。
第五章是对全文的工作进行总结，并提出了进一步工作的设想。

二 开发工具简介
2.1 FPGA的开发流程及使用的工具[5-9]
FPGA设计流程分为设计规范、设计输入、功能仿真、综合设计、布局布线、时序仿真、下载验证等步骤。
2.1.1 FPGA的开发流程
(1)设计输入
设计输入是CPLD/FPGA开发阶段的第一步，他完成了器件的硬件描述。设计输入包括使用硬件描述语言(HDL)、原理图输入两种方式。HDL输入方式现今设计大规模数字集成电路的良好形式，主要的硬件描述语言有VHDL与Verilong HDL两种形式，HDL描述在状态机、控制逻辑、总线功能方面较强。而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、便于理解、单元节省等特点。
(2)功能和时序仿真
功能仿真是用户所设计的电路在综合之前首先进行逻辑功能的验证，只是初步验证系统的逻辑功能。它可以在设计初期纠正设计中的错误，一般来说，每一层原理图、每一个用户自生成模块都要进行功能仿以便及时发现错误。
时序仿真是在对设计进行映射、布局布线之后进行的，这时有关的器件延迟、连线延迟等时序参数被提取，生成延迟文件，并将延迟文件反应到仿真模型中去。如果仿真结果显示由于延时影响而造成逻辑错误，就需要在设计输入时对关键电路进行设计约束，最终消除延时对电路的影响。
(3)综合设计
综合就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功耗及电路类型等，通过计算机进行优化，获得一个满足上述要求的电路设计方案，综合过程是把设计实现到芯片中的过程，把设计分割、映射、布局到器件的各个功能。整个过程为：网表的转换-映射-布局布线-产生时序数据-产生配置文件5个步骤。
(4)下载验证
下载是在功能仿真与时序仿真正确的前提下，将综合形成的位流下载到具体的FPGA芯片中，也叫芯片配置。将FPGA配置信息加载到FPGA内部后，通过外部观测设备来验证FPGA实现的功能。通过下载验证后，可认为基于FPGA的系统设计任务基本完成。
2.1.2 FPGA开发工具
开发工具是开发人员和FPGA之间联系的桥梁和纽带，是开发FPGA不可缺少的工具。现在FPGA开发工具有很多，如Maxplus II、QUARTUS II、XILINX公司的ISE等，这些开发环境都是由FPGA的芯片厂家提供的，基本上都可以完成所有的设计输入，仿真，综合，布线下载等工作。本设计采用了前两种环境，Maxplus II 和 QUARTUS II。
Maxplus II是美国Altera公司自行设计的一种CAE软件工具，它使用起来方便快捷，入门快，便于操作和上手，是新学者的首选。所以本设计的前期程序的编写采用了此款软件。
QUARTUS II设计软件提供了完全集成切与电路结构无关的开发包环境，它提供了数字逻辑设计所需的全部特性。另外，它所提供的仿真环境也是Maxplus II所不具备的，在不饿设计的实测阶段采用的是QUARTUS II软件。利用此软件能够读出寄存器的值，从而很好的观察试验情况。
2.2 SignalTap 简介及使用流程
随着FPGA容量的增大，FPGA的设计日益复杂，设计调试成为一个很繁重的任务。伴随着EDA工具的快速发展，一种新的调试工具Quartus II 中的SignalTap II 满足了FPGA开发中硬件调试的要求。
SignalTap II将逻辑分析模块嵌入到FPGA中，逻辑分析模块对待测节点的数据进行捕获，数据通过JTAG接口从FPGA传送到Quartus II软件中显示。
在完成设计并编译工程后，建立SignalTap II (.stp)文件并加入工程、配置STP文件、编译并下载设计到FPGA、在Quartus II软件中显示被测信号的波形、在测试完毕后将该逻辑分析仪从项目中删除，配置SignalTap II文件主要有设计人员在完成设计并编译工程后，建立SignalTap II (.stp)文件并加入工程、配置STP文件、编译并下载设计到FPGA、在Quartus II软件中显示被测信号的波形、在测试完毕后将该逻辑分析仪从项目中删除。设置SignalTap II文件主要分为采样时钟，设置被测信号，配置采样深度、确定RAM的大小，触发级别，触发条件，设置采集缓冲模式几步。将STP文件同原有的设计下载到FPGA中，在Quartus II中SignalTap II窗口下查看逻辑分析仪捕获结果。

三 视频编码芯片部分设计
3.1视频芯片介绍
SAA7113 是飞利浦公司视频解码系列芯片的一种，在很多视频产品，如电视卡、MPEG-2、MPEG-4中都有应用。SAA7113 的主要作用是把输入的模拟视频信号解码成标准的“VPO”数字信号，相当于一种“A/D”器件。SAA7113 兼容全球各种视频标准，在我国应用时必须根据我国的视频标准来配置内部的寄存器，即初始化，否则SAA7113 就不能按要求输出，可以说对SAA7113 进行研发的主要工作就是如何初始化。对SAA7113 初始化需要通过I2C 总线进行。
SAA7113是一款功能强大且操作简单的9位A/D视频输入处理芯片，并行8位输出，并且支持隔行扫描、多种数据输出格式的视频解码器。该芯片采用CMOS工艺，通过I2C总线配置芯片内部寄存器。它内部包含两路模拟处理通道，能实现视频信号源选择、抗混叠滤波、A/D转换、自动箝位、自动增益控制(AGC)、时钟发生(CGC)、多制式解码、亮度/对比度/饱和度控制(BCS)和多标准VBI数据解码等。
3.1.1 SAA7113基本原理
SAA7113 是一种视频解码芯片，它可以输入4 路模拟视频信号，通过内部寄存器的不同配置可以对4 路输入进行转换，输入可以为4路CVBS 或2 路S 视频(Y/C)信号，输出8 位“VPO”总线，为标准的ITU656、YUV 4：2：2 格式。
SAA7113 兼容PAL、NTSC、SECAM多种制式，可以自动检测场频适用的50或60Hz，可以在PAL、NTSC之间自动切换。SAA7113 内部具有一系列寄存器，可以配置为不同的参数，对色度、亮度等的控制都是通过对相应寄存器改写不同的值，寄存器的读写需要通过I2C总线进行。
SAA7113 的模拟与数字部分均采用+3.3V 供电，数字I/O接口可兼容+5V，正常工作时功耗0.4W, 空闲为0.07W。SAA7113 需外接24.576MHz晶体，内部具有锁相环(PLL)，可输出27MHz 的系统时钟。芯片具有上电自动复位功能，另有外部复位管脚(CE)，低电平复位，复位以后输出总线变为三态，待复位信号变高后自动恢复，时钟丢失、电源电压降低都会引起芯片的自动复位。
另有外部复位管脚（CE），低电平复位，复位以后输出总线变为三态，待复位信号变高后自动恢复，时钟丢失、电源电压降低都会引起芯片的自动复位。SAA7113为QFP44封装。视频图像由SAA7113进行A/D变换和视频解码后输出CCIR 601标准的视频数据流送给FPGA，包括：
16位图像数据（高８位为Y信号，低8位为UV信号交叉出现）；
行同步信号hs（在行消隐期间为高电平，其它时间为低电平）；
场同步信号vs（在场消隐期间为高电平，其它时间为低电平）；
行参考信号href（行数据有效期间为高电平）。
在PAL制下，标准的CCIR601视频数据为864点／行*625行／场*50场，一场分为两帧，分别为奇数行和偶数行。其中每行有效数据为720个点，即href维持720个点。
SAA7113的典型应用如图3-1所示。

图3-1 SAA7113典型电路
3.1.2 SAA7113主要功能及特点
(1)具有四路模拟输入通道，并可以进行内部模拟信号源选择；
(2)对所选的CVBS(或Y/C)通道可编程实现静态增益控制或者自动增益控制，且有两个内置的模拟抗混叠滤波器；
(3)两个9位CMOS模数转换器，数字化的CVBS或Y/C信号通过I2C总线控制输出到VPO口；
(4)可自动检测50Hz和60Hz场频视频信号，在PAL和NTSC制式间自动切换；
(5)VPO总线输出标准工 TU656YUV4:2:2格式的数字视频；
(6)对不同制式标准只需要一个24.576MHz的晶振；
(7)由外部控制器控制读写的I2C总线，最高速率可达4O0kbit/s；
(8)低功耗(<0.5W)，低电压(3.3V)，小封装(QFP44)；
3.1.3 SAA7113内部结构图
从它的结构框图(图3-2)可以看出，它主要由模拟信号处理及A/D转换模块、亮度信号处理模块、色度信号处理模块、同步信号分离模块、输出信号格式转换模块、I2C总线控制模块、及时钟生成模块和边界扫描测试模块等组成。对于其信号引脚，AI11、AI12、AI21、AI22为四路模拟输入通道，AI1D、AI2D为Y/G视频信号输入通道。AOUT为用于测试模拟通道的测试输出通道，VP00～VP07为解码输出通道 ，这些通道的选择几个是配置都是通过I2C来完成的。有同步分离电路输出的RTS0、RTS1是多功能输出通道，其输出功能的定义是由内部配置寄存器的配置字决定的；RTC0为实时控制输出通道包括系统时钟频率信息、场频、奇偶信号序列、解码状态等信息。另外，SDA为I2C总线控制器的数据输入/出端，SCL为串行时钟输入端，LLC为行锁定系统时钟频率输出信号，频率为27MHz；XTAL1、XTAL2为外部晶振连接口。其它的分别为模拟和数字信号的电源和接地接口。

图3-2 SAA7113内部结构图
3.1.4 SAA7113工作流程
SAA7113在上电后，必须有前端处理器通过I2C串行总线对其内部寄存器进行初始化配置，才能进行正常工作。当前端处理器提供I2C总线接口时。SCL、SDA信号线可以直接与SAA7113的相应引脚相连。如果前端处理器不具备I2C总线接口时，有两种解决方法具备工℃总线接口，有两种解决方法：(1)采用I2C串行总线控制器，将一般的并行总线与I2C串行总线对接：(2)利用前端处理器的I/O口线编程虚拟实现I2C总线接口，直接与SAA7113连接。考虑到成本、集成度等各种原因。本设计中采用后一种方法，利用FPGA的多功能口通过软件编程虚拟实现I2C总线接口，直接控制SAA7113的寄存器配置。下面先简单介绍I2C总线接口协议。
3.2 I2C总线介绍
I2C(Inter-IC)总线是由飞利浦公司为了在IC之间进行控制而开发的一种总线标准，由两条双向串行总线(SCL、SDA)构成，简单高效，可以完成多个器件之间短距离内随机通信。I2C总线上数据的传输速率在标准模式下可达100kbit/s，在快速模式下可达400kbit/s，在高速模式下可达3.4Mbit/s。其中，100Kbit/s和400Kbit/s这两种模式是直接支持的，对于3.4Mbit/s模式需要专门的I/O支持[10]。
I2C总线不仅仅是一种内部连接总线，从某种程度来说，他是一种串行通信连接协议。要实现I2C总线，需要了解I2C总线的工作原理与通信时序。
3.2.1 I2C总线的工作原理
I2C总线具有如下特征。
(1) 两条总线线路：串行数据线SDA和串行时钟线SCL，可发送和接收数据。
(2) 总线模式包括主发模式、从发模式和从接收模式。I2C总线有自己的协议，
协议允许总线接入多个器件，并支持多主工作。总线中的器件既可以作为主器件，也可以作为从器件，既可以是发送器，也可以是接收器。主器件的功能是启动在总线上传送数据，并产生时钟脉冲，以允许与被寻址的器件进行数据传送。一般而言，然和器件均能成为从器件，只有微控制器才能成为主控器件。I2C总线允许连接多个微控制器，但显然不能同时存在两个主器件，那么先控制总线的微控制器成为主控器件。可能有几个微控制器同时企图控制总线成为主器件，这就产生了总线竞争的协议，竞争成功的器件成为主器件，其它则退出。竞争过程中，数据不会被破坏、丢失。数据只能在主、从器件间传送，结束后，主、从期间将释放总线，退出主、从器件角色。总线上存在主、从器件时，总线处于忙的状态，反之，总线处于空闲状态。
(3) 连接到总线上每个器件都有唯一的地址，通过地址，主机可对从机进行寻址。
(4) 存在冲突检测和仲裁机制以保证数据传输的完整性和稳定性。
(5) 标准模式下数据传输速率可达100kbps，快速模式下可达400kbps,高速模式下可达3.4Mbps。
3.2.2 I2C总线的通信时序
I2C总线的工作时序如图3-3所示
利用I2C总线进行数据通信时，应遵守如下基本操作。
◆ 空闲时，总线处于不忙状态。当数据总线SDA和始终总线SCL都为高电平时，为不忙状态。
◆ 当SCL为高电平，SDA电平由低变高时，数据传送开始。所有的操作必须在开始之后进行。
◆ 当SCL为高电平，SDA电平由低变高时，数据传送结束。在结束条件下，所有的操作都不能进行。
◆ 数据的有效转换开始后，当时钟线SCL为高电平时，数据线SDA必须保持稳定。若数据线SDA改变时，必须在诗中SCL为低电平时方可进行。

图3-3 I2C工作时序
当SCL为高点平时，SDA发生由高到低跳变定义为起始条件；当SCL为高电平时，SDA发生地祷告跳变定义为停止条件。任意期间在总线空闲时，一旦产生起始条件，即开始控制总线而成为主器件，此时，总线处于忙状态，其他器件不能在产生起始条件。主器件传送数据结束后，即产生停止条件，退出主器件角色，经过一定时间后，总线处于空闲状态。在一个通信过程中，应该有一个起始条件和一个停止条件，如果在二者之间有起始条件产生，该条件被称为重复起始条件。
每次发送到I2C总线SDA上的数据必须是一个字节，传输的数据字节暗按照由高位到低位的顺序发送，每发送一个字节必须跟一个响应位。主器件在SCL上产生8个脉冲，第9个脉冲低电平期间，发送器件释放SDA线，即置高SDA。接收器件则把SDA线拉成低电平，已给出一个接收确认位，即开始下一个字节的传送，下一个字节的第一个脉冲低电平期间，接收器件释放SDA。因此，每个字节传送需要9个脉冲，每次传输的字节数不受限制的。在响应时钟脉冲周期期间，如果从器件不能及时响应，则从器件始终保持高电平。
3.3 本章总结
本章详细的介绍了芯片SAA7113的原理，功能结构特点，工作流程等，另外还对I2C总线的工作时序和原理进行了详细的介绍，让我们从理论上有了一定的理性认识，同时也是为后面的章节做准备工作。

四　视频图像采集模块设计
4.1 采集模块实现框图
视频采集的框图如图4-1所示

图4-1 视频采集框图
视频图像采集模块的主要作用是接收来自CCD摄像头的PAL制全电视信号(CVBS)，经视频输入处理芯片SAA7113，输出ITU-656 4:2:2格式的数字化图像数据，ITU-656格式是ITU(International Teleeommunieations Union国际电信联盟)推荐的数字视频数据格式。完成视频信号从模拟信号到数字信号的转换、图像信号与其他复合消隐信号、复合同步信号分离、视频信号的格式转换等操作，最终提供后端可以处理的数字视频数据。
因此本章主要内容为可分为利用I2C总线对视频输入处理芯片SAA7113的初始化配置，采用软件的方式控制SAA7113采集图像数据，最终将采集的图像数据存储三个方面。
4.2 视频采集芯片SAA7113初始化
本设计中SAA7113的初始化是利用I2C总线来实现的，使之开始正常工作。从全电视信号端口引进的电视信号构成极为复杂。我们采用了PhiliPs公司的视频输入处理芯片SAA7113来完成数据的A/D转换。FPGA通过I2C总线和SAA7113相连接，可以轻松的对其进行配置，以获取需要的数据信息。
4.2.1 SAA7113的寄存器的介绍
SAA7113的地址从00H开始，其中14H、18H～1EH、20H～3FH、63H～FFH均为保留地址，没有用到，00H、1FH、60H～62H为只读寄存器，只有以下寄存器可以读写：01H～05H（前端输入通道部分），06H～13H、15H～17H（解码部分），40H～60H（常规分离数据部分）。
表4-1对SAA7113中的寄存器进行简要说明，其中默认值为芯片复位后的寄存器默认值，设置值为可以适用于我国PAL制式的设置参数，这些参数只供参考，详细信息请参考SAA7113数据手册，有些参数如灰度等可以根据用户的需要适当更改。
表4-1 SAA7113各寄存器介绍
地址
寄存器功能
默认值
设置值
配置功能阐述
00H
版本号
只读

01H
水平增量延迟
08H
08H

02H
模拟输入控制1
C0H
C0H
选模式0，输入通道选择AI11，输入复合视频信号，然后更新关，放大器及抗锯齿波滤波器启动。
03H

04H
05H
模拟输入控制2

模拟输入控制3
模拟输入控制4
33H

00H
00H
33H

00H
00H
自动增益通过模式0-3控制，并且启用，增白控制关，长垂直空白，正常相位。
静态增益控制通道1取值，约-3dB
静态增益控制通道2取值，约-3dB
06H
水平同步开始
E9H
EBH
对应不同的延迟时间
07H
水平同步停止
0DH
E0H
对应不同的延迟时间
08H
同步控制
98H
B8H
垂直噪声设为正常模式，水平PLL关，水平时间为快速模式，50HZ,625帧，自动场频检测。
09H

0AH
0BH
0CH
明度控制

亮度控制
对比度
色度-饱和度
01H

80H
47H
40H
01H

80H
47H
42H
光圈：0.25，水平更新每场一次，光度处理工作，中心频率4.1MHZ，前置滤波不用，CVBS模式
取值128(中间值，CCIR标准)(范围：0-255)
取值1.109(CCIR标准)(范围-2~+2)
取值1.0(CCIR标准)(范围-2~+2)
0DH
色相控制
00H
01H
取值0(范围：-180~+178)
0EH

0FH
色度控制

色度获取控制
01H

2AH
01H

0FH
正常带宽(800KHZ)，FCTC正常速度，梳状滤波器工作，PALBGHIN制式，不能清除DTO
自动色度控制
10H

11H
格式/延迟补偿

输出控制1
00H

0CH
00H

0CH
亮度延迟取值0，URLN长度286标准ITU656格式
彩色输出自动控制，VPO输出不受控制，RTS0，RTS1，RTC0
工作，VPO可以输出
12H
13H
14H
15H
16H
输出控制2
输出控制3
保留
VGATE开始
VGATE停止
01H
00H
00H
00H
00H
A7H
00H
00H
00H
00H
RTS0、RTS1的输出信号选择
模拟输出信号的控制

VGATE的起始脉冲取值
VGATE的停止脉冲取值
17H
VGATE高位控制
00H
00H
配合15H、16H使用
18-1EH
1FH
20-3FH
40H
保留
解码器状态
保留
分离器控制1
00H
只读
00H
00H
00H

00H
02H

分离器时钟选择13.5MHZ，振幅自动搜索，允许一帧代码错误，场频适合与50HZ
41-57H
LCR寄存器
FFH
FFH
默认值
58H
可编程帧编码
00H
00H
默认值
59H
分离器的水平偏置
54H
54H
默认值
5AH
分离器的垂直偏置
07H
07H
适合于50HZ，625行
5BH
场偏置、5A高位
83H
83H
默认值
5C-5DH
5EH
5FH
60H
61H
保留
分离器数据鉴别码
保留
分离器状态1
分离器状态2
00H
00H
00H
只读
只读
00H
00H
00H

62H

只读

SAA7113的寄存器配置通过I2C总线进行，遵守I2C总线协议，下面从读、写两方面来说明操作格式：
对SAA7113寄存器的写操作如表4-2：
表4-2 SAA7113寄存器的写操作
S
Slave address W
ACK-S
Subaddress
ACK-S
Data
ACK-S
P

写控制字时，首先产生一个开始信号，送出4A(器件地址+写)的指令，收到一个应答位之后，送出要进行写操作的从地址，同样收到应答位后，输出要写的内容，再次收到应答，产生停止信号。
对SAA7113寄存器的读操作如表4-3：
表4-3 SAA7113寄存器的读操作
S
Slave address W
ACK-S
Subaddress
ACK-S
Sr
Slave address R
ACK-S
Data
ACK-m
P

对SAA7113控制字寄存器读操作比写操作复杂，分为两步进行：首先产生一个开始信号，完成对器件地址和从地址的写操作，主器件收到应答位之后，接着需要重新发送一个开始信号和4BH(器件地址+读)字节，SAA7113收到后发出应答信号，从地址的控制字单元数据从SDA线上输出，开始接收数据；数据传输结束时发停止信号。
说明：
S：起始位，条件是SCL高电平是SDA有下降沿；
Sr：重复设一个起始位
Slave address W：SAA7113芯片地址+写标志，0100 1010=4AH，若RTS0通过
3.3K电阻接地，则为48H；
Slave address R：SAA7113芯片地址+写标志，0100 1011=4BH，若RTS0通过
3.3K电阻接地，则为49H；
ACK-S：SAA7113产生的回应信号；
ACK-m：主机产生的回应信号；
Subaddress：寄存器地址；
P：停止位，条件是SCL高电平时SDA有上升沿；
整个SAA7113配置流程图如图4-2所示

图4-2 SAA7113配置流程
4.2.2 SAA7113初始化及数据采集模块
SAA7113芯片广泛的应用在计算机视频采集、多媒体、数字电视、图像处理、可视电话等领域。SAA7113通过I2C总线接受外部控制器的完全控制，对SAA7113研发主要是初始化，而初始化工作要通过I2C总线来进行。因此FPGA要完成的主要工作就是对I2C总线控制器的设计。
考虑到课题中的实际应用，该I2C总线模型如下：单主操作，只实现简单的写和读操作，写地址连续，没有竞争和仲裁，是很简单的I2C总线系统。
◆ I2C总线控制器的设计
由I2C总线规范中完成一次完整的数据传输图4-3可知，可以将整个过程
分为5个状态：(1)起始，(2)写数(‘0’或者‘1’)，(3)应答，(4)暂停，(5)结束。针对SAA7113进行初始化，需要在I2C总线上传输共有34个字节：从器件地址(7bits)和写操作位(1bits)占一个字节，基地址参数占一个字节，再加上内部地址连续32个寄存器(每个寄存器此而一个直接数据)，写完最后地34个字节后产生一个信号，作为初始化结束信号[9][10][11][12]。
整个初始化SAA7113的具体状态转换过程如图4-3所示。

图4-3 I2C总线状态转移图
该模块是由两个实体组成的，i2c_core和i2c。其中，i2c是整个设计的外形；i2c_core是I2C的核，它的功能是用来实现将数据按照I2C协议的格式进行转换。下面介绍i2c_core和i2c。
i2c_core的设计实现
i2c_core实体的功能是将命令和数据按照I2C协议进行相应的传输。图4-4给出了I2C总线的时序状态转移图。

图4-4 I2C总线时需状态转移图
该模块的实体部分：
entity i2c_core is
port (
clk : in std_logic;
nReset : in std_logic;
clk_cnt : in unsigned(7 downto 0);
cmd : in std_logic_vector(2 downto 0);
cmd_ack : out std_logic;