第7章门电路与组合逻辑电路.doc

第7章 门电路与组合逻辑电路
引入
在电子技术中，电子电路可分为模拟电路和数字电路两大类，模拟电路是传输和处理模拟信号的电路；数字电路是传输和处理数字信号的电路。模拟信号是指在时间和数值上都连续变化的信号如交流放大电路的电信号；数字信号是指在时间和数值上都不连续变化的离散的脉冲信号。
在数字电路中利用数字信号完成测量、运算、控制等功能。电子计算机、数字式仪表与通信、数字控制装置和工业逻辑系统等都是以数字电路为基础，利用数字电路的逻辑控制关系解决和逻辑控制有关的逻辑代数、各种门电路，此外还有常用的组合逻辑电路：编码器、译码器等。
下面，讨论门电路一组合逻辑电路。
7．1 逻辑代数与门电路
7．1．1 数字信号与数字电路
1．数字信号
数字信号是脉冲信号，持续时间短暂。在数字电路中，最常见的数字信号是矩形波和尖顶波，如图7-1所示。实际的波形并不是那么理想，图7-2为实际的矩形波。以矩形波为例，数字信号即脉冲的基本参数如下：

（1）脉冲幅度A 脉冲信号变化的最大值。
（2）脉冲上升时间tr 从脉冲10%的幅度上升到90%所需的时间。
（3）脉冲下降时间tf 从脉冲90%的幅度下降到10%所需的时间。
（4）脉冲宽度tp 从上升沿50%幅度到下降沿50%幅度所需时间。
（5）脉冲周期T 周期性脉冲信号前后两次出现的间隔时间。
（6）脉冲频率f 单位时间内的脉冲数，f=1/T。

数字电路中没有脉冲信号时的状态称为静态，静态时的电压值可以为正、为负或为零 （一般在0V左右）。脉冲出现时电压大于静态电压值称正脉冲，小于静态电压值称为负脉冲（图7-3）。
2．数字电路
数字电路通常是根据脉冲信号的有无、个数、频率、宽度来进行工作的，而与脉冲幅度无关，所以抗干扰能力强，准确度高，如图7-1b所示。虽然数字信号的处理电路比较复杂，但因信号本身波形十分简单，它只有两种状态：有或无，在电路中具体表现为高电位和低电位(通常用1和0表示)，所以用于数字电路的晶体管不是工作在放大状态而是工作在开关状态，要么饱和导通，要么截止。因此制作时要求低、功耗小，易于集成化，随着数字集成电路制作技术的发展，数字电路获得了广泛的应用。
7．1．2 数值与码
1．数值
数值可以表示长度、质量、时间、温度等物理量的大小程度。
表示数值大小的各种计数方法称为计数体制，简称数制。按进位的原则进行计数称进位计数制。常用的数制有十进制、二进制、十六进制等。每一种进制有一组特定的数码，如十进制数有0、1、2、…、9共10个数码。数码总数称为基数，如十进制基数是10。每位数的“1”代表的值称为权，如十进制各位的权分别是100、101、102、…及10-1、10-2、10-3、…等。
二进制数的数码有“0”、“1”两个，基数是2，每位的权是2的幂，如20、21、22、…及2-1、2-2、…等，进位规则是 “逢二进一”。
数字电路中，存在高、低电平两种工作状态，可以方便地表示二进制数（对于正脉冲，高电平为“P”低电平为“0”。因此数字电路中普遍使用二进制。
日常生活中，人们习惯使用的是十进制数。十进制数可以和二进制数按数值的大小相互等值转换。
二进制数转换成十进制数的方法是按权展开，再求各位数值之和。
[例7-1]将二进制数11011转换为十进制数。
解 （11011）2=1×24+1×23+0×22+1×21+1×20
=16+8+0+2+1=（27）10
十进制整数转换为二进制数的常用方法是除二取余法，即将十进制数连续除以2，并依次记下余数，一直除到商为0为止。以最后所得的余数力最高位，依次从后向前排列即为转换后对应的二进制数。
例7-2 将十进制数218转换为二进制数。
解 用竖式除法表示除二取余法的过程。转化结果为表7-1给出了二进制数与十进制数的对照表。
[例7-1] 把（1011.11）B转换成二进制数（保留两位小数）。
解（1011.11）B=
= 8+0+2+1+0.5+0.25
=(11.75)D
（0.75）D=（0.11）B
2．码
数字系统中的信息，除数据外还包括文字、符号和各种对象、信号等，这些信息都是用若干位“0”和“1”组成的二进制数表示的。这些二进制数分别称为十进制数码、文字、符号和某对象、信号等的代码。
n位二进制数，可以组成N=2n种不同的代码，代表2n种不同的信息或数据。
1）二一十进制码（BCD码）
组成十进制数的数码共有10个，至少需要4位二进制数表示。而4位二进制数码可以有16种组合，表示十进制数码时，只需用10种，有6种不用，故有多种表示方案。常用的二一十进制码有8421码、余3码、格雷码等，其二进制数与十进制数码的对应关系见表7-2。
每组（4位）二一十进制码表示一位十进制数，M位十进制数需用M组4M位二一十进制码表示。例如（16）10=（0001 0110）8421码。
842l BCD码是最基本、常见的BCD码，选用了4位二进制数的前10种组合（即表7-1前10栏）。每组（4位）内8421码符合二进制规则，而组与组之间则是十进制。
二一十进制码与自然二进制数形式相似，但本质不同。二进制数是按二进制的规则表示数值的大小，而二一十进制码是用二进制数表示十进制数码，它们的值并不一定相等，实际上往往不等。例如：8421码=2，但余3码≠2，8421码≠2。
例7-3 分别用8421码、格雷码表示十进制数218。
解 每位十进制数由来 位二进制代码表示，218是3位十进制数，需12位二进制代码表示。
根据表7-2得
（218）10=（0010 0001 1000）8421码
（218）10=（0011 0001 1100）格雷码
2）字符码
目前广泛应用的表示字母、符号的二进制代码是ASCII码（American Standard Code for Information Interchange、美国信息交换标准代码），参看计算机方面的书。
ASCIl码采用7位二进制数编码，可以表示128个字符。
扩展ASCII码采用8位二进制数编码，可以表示256个字符。
在汉字系统中，由于中文文字较多，需用16位二进制数编码。
3）其他代码
在数字系统中，任何信息包括各种特定的对象、信号等都要转化为二进制代码来处理。
例如：在计算机的VGA/TVGA显示系统中，标准彩色字符的颜色与3位二进制代码对应，红色对应（100）2，而（010）2则代表绿色。
又如：现代汽车上都配备自诊断系统，汽车的电子控制单元（ECU）能够自动检测汽车本身的故障，而各种故障在ECU中是以代码形式存储、处理的，这些代码称故障码。
小 结
数字电路是研究数字信号的电路，包括组合逻辑电路和时序逻辑电路两大类。数字信号的高、低电平，分别用1和0两个二进制数字来表示。组合逻辑电路能实现输出结果与输入信号之间特定的逻辑关系。
7．1．3 基本逻辑门电路
新课引入：
在数字电路中，电路的输入信号与输出信号之间存在一定的逻辑关系。实现这种逻辑关系的数字电路称为逻辑电路。
在数字逻辑电路中，只有两种相反的工作状态——高电平与低电平，分别用“1”和“0”表示。对应正逻辑关系，开关接通为“1”，断开为“0”；灯亮为“1”，暗为“0”：晶体管截止为“1”，饱和为“0”。本书采用正逻辑关系。
图7－4　与门电路　
Y
Y
Y
数字电路中，用以实现一定逻辑关系的电路称逻辑门电路，简称门电路。门电路可以用晶体二极管、晶体三极管等分立器件组成，也可以用集成电路实现，称为集成门电路。数字电路中的基本逻辑关系有三种，即：“与”、“或”、“非”。与其对应的基本门电路有“与门”、“或门”、“非门”三种。
1．与门
图7－4（a）为
与逻辑关系图。开关
A与B串联后控制指示
灯Y，只有当A与B都
闭合时（全为“1”时），
灯Y才亮（为“1”）：
A与B中只要一个断开
（为“0”），则F不亮（为 “0”）。Y与A、B的这种关系称为与逻辑。
“与”逻辑关系又乘逻辑乘，其表达式为
Y=A·B =AB （7-1）
实现与逻辑关系的电子电路称为与门电路，简称为与门，图7－4（b）为由二极管组成的与门电路。图7－4（c）为与门的逻辑符号，与门为多入单出门电路，对于有多个输入端的与逻辑可用下式表示
Y=ABCD…
与逻辑除用式（7-1）表示外，也可用逻辑状态真值表来表示，
如表7-3所示。根据真值表可画出与门逻辑功能波形图。如图7－5所示。
由与门真值表和逻辑表达式可以得出逻辑乘的运算规律为：
00=0 0·1=0 1·0=0 1·1=1
逻辑功能总结为：“有0出0，全1出1”。
图7－6　四个二输入与门74LS08
ｂ）
与门电路应用举例，一般用来控制信号的传送。例如有一个两输入端与门，如果在A端输入一控制信号，B端输入一个持续的脉冲信号，图7－5为与门电路的工作波形图，图中只有当A=l时，B信号才能通过，在Y端得到输出信号，此时相当于与门被打开；当A=0时，与门被封锁，信号B不能通过。
图7－5　

（b）
目前常用的与门集成电路有74LS08，它的内部用四个二输入与门电路，图7-6a、b为其外引脚图和逻辑图。
图7-8　或门逻辑功能波形图
Y
2．或门
Y
Y
Y

图7-7（a）为或逻辑关系图，在电路中，两开关A、B并联后控制指示灯Y。只要A或B有一个接通（为“1”），灯Y就亮（为“1”）；而A、B全断开时（全为“0”），Y才不亮（为“0”）。Y与A、B的这种关系称为或逻辑。或逻辑关系又称为逻辑加，其表达式为
Y=A+B （7-2）
实现或逻辑关系的电路称为或门电路，简称或门。
图7-8（b）为由二极管组成的或门电路。图7-8（c）为或门的逻辑符号。或门的真值表如表7-4所示。根据表7-4，可画出或门逻辑功能波形图（同学们画）。
由或门真值表和逻辑表达式，可得出逻辑加的运算规律为
0+0=0 0+1=1 1+0=1 1+1=1
逻辑功能总结为：“有1出1，全0出0”。　　　
同样，或门输入变量可以是多个，如Y=A+B+C+…。
或门电路举例：常用于两路防盗报警电路。如图7-9所示，S1和S2为微动开关，可装在门和窗上，门和窗都关上时，S1和S2闭合接地，报警灯不亮。如果门或窗任何一个被打开时，相应的微动开关断开，接高电平，使报警灯亮；若在输出端接个音响电路则可实现声光同时报警。
目前常用或门集成电路有74LS32，它的内部有四个二输入的或门电路，图7-10为其外引脚和逻辑图符号。
图7－10

图7－9

3．非门
图7-11（a）为非逻辑关系图，开关A与电灯Y并联。当开关A接通（为“1”）时，灯Y不亮（为“0”）；当A断开（为“0”）时，灯Y亮（为“1”），Y与A的状态相反。这种关系称非逻辑，非逻辑关系也叫逻辑非，其表达式
（7-3）
图7-11（b）为由三极管组成的非门电路。在电路中，三极管是工作在饱和状态或截止状态。当A为低电平即0时，晶体管截止，相当于开路，输出端Y为接近U的高电平即为1；当A为l即高电平（一般为3V）时，晶体管处于饱和状态，饱和电压UCES=0.3V，C、E间相当于短路，输出端F为0。
图7－11
Y
Y
Y

图7-11（c）为非门逻辑符号。非门逻辑状态真值表见表7-5。
由表7-5和式（7-3），可得出逻辑非的运算规律，即：。
非门电路常用于对信号波形的整形和倒相的电路中。常用的非门电路有74LS04，如图7－12所示为其内部结构及引线和逻辑符。
图7－12

4．复合门电路
在实际使用中，可以将上述的基本逻辑门电路组合起来，构成常用的组合逻辑电路，以实现各种逻辑功能。如将与门、或门、非门经过简单组合，可构成另一些复合逻辑门。常用的复合逻辑门有“与非门”、“或非门”、“异或门”等。
l）与非门
图7－13
Y
在一个与门的输出端接一个非门，就可完成“与”和“非”的复合运算（先求“与”，再求“非”）称“与非”运算。实现与非复合运算的电路称与非门。与非门逻辑符号如图7-13所示。
与非门的逻辑表达式为
Y= （7-4）
与非门逻辑状态表由学生写出。
与非门电路的特点是：“有0出1，全1出0”。
常用的集成或“与非”门电路有74LS00，它内部有四个二输入“与非”门电路。它的外引脚图和逻辑图，如图7-14a、b所示。
图7-14　 四个二输入“与非”门74LS00

2）或非门
在一个或门的输出端接一个非门，则可构成实现“或非”复合运算的电路称或非门。或非门逻辑符号如图7-15所示。
Y
图7－15
或非门的逻辑表达式为
Y= （7-5）
或非门的逻辑状态见表由学生写出。或非门电路
的特点是：“有1出0，全0出1”。
常用的集成“或非”门电路有74LS02，它内部有四个二输入“或非”门电路。它的外引脚图和路基图，如图10-16a、b所示。
图7-16 四个二输入“或非”门74LS02
（a）
（b）
图7-17　异或门电路及符号

3）异或门
式Y=的逻辑运算称异或运算。记作
Y=AB= （7-6）
逻辑符号如图7-17所示。图7-17（a）为异或门电路。图7-17（b）为其逻辑符号。
异或门电路的特点是：“同则出0，不同出1”。
图7－18 同或门
Y
4）同或门
同或门与“异或”运算相反，其运算符号为“⊙”。
“同或”运算的逻辑表达式为
Y=A⊙B= （7-7）
表7-6 “同或”真值表

由逻辑表达式可得出逻辑状态表，如表7-6所示。
同或门电路的特点是：同则出1，异则出0。
可见同或逻辑与异或逻辑互补。
A⊙B= AB=
同或逻辑是异或非。因此，它的
逻辑功能一般采用异或门和非门来实现，其逻辑符号如图7-18所示。
5）与或非门
图7-19
与或非门逻辑运算为
Y
Y= （7-8）
实现“与或非”复合运算的电路与非门。
与或非门逻辑符号如图7-19所示。
与或非门电路的特点是：有同1出0，否则出1。
图7-20 例7-4图
Y1
Y2
Y3
例7-4 逻辑函数Y1=A+B，Y2=，
Y3=AB，若输入信号A、B的波形如图
7-20所示。试画出输出函数Y1、Y2、Y3的
波形。
解 根据输入信号A、B的波形，由逻辑
函数可得Yl、Y2、Y3的波形如图7-20所示。
小 结
逻辑门电路是构成数字电路的基本单元电路。最基本的门电路有与、或、非l门电路。对于与门，"见0出0，全1出1";对于或门，"见1出1，全0出0";对于非门，"0非出1，1非出0"。
基本门电路是组成与非、或非、与或非、异或等常用逻辑门电路。
7．1．4 TTL集成电路
新课引入：
二极管、三极管等分立元件组成的门电路，制造成本相当底，而且在数字电路中，门电路用的非常多，如果用分立元件门电路，体积大、焊点多、可靠性差。因此大多使用集成电路。集成逻辑门电路通过特殊的半导
体工艺将二极管、三极管、电阻等电子元器件和连线制作在一个很小的硅片上，并封装在壳体中，管壳外面只提供电源、地线、输入、输出线等。集成逻辑门电路具有体积小、功耗小、成本低、可靠性高等一系列优点。
集成门电路主要有两大类，一类是由双极型晶体管为主体构成的TTL集成电路，一类是由单极型MOS管为主体构成的集成电路。
图7－21
TTL集成电路的输入端和输都采用晶体管（三极管），称为晶体管一晶体管逻辑电路，简称TTL电路。TTL电路中，应用最广泛的是TTL与非门电路。
1．TTL与非门电路
图7-21（a）为典型的TTL
Y
与非门电路。电路由输入级、
倒相级和输出级三部分组成。
输入级的VTl为多发射级三
Y
极管，如果把它的集电结看成
一个二极管，而发射结可看成
与前者背对背的几个二极管，
如图7-22所示。可见VT1的作用
和二极管与门电路的作用完全
图7－22
相同，它实现B=E1E2E3的与门功
能。输出级为推拉式电路，它的
作用是降低静态功耗和提高电路
带负载能力。该TTL电路实现逻
辑功能对应的逻辑表达式为：
图7－23
Y=，其逻辑符号如7-21（b）图所示。
TTL与非门电路的电压传输特性是指
输出电压随输入电压变化的关系。通过实
验可得TTL电压传输特性曲线如图7-23所示。
分析如下：
AB段：当UI<0.7V时，VT5截止，输
出电压U0=3.6V，称截止区。
BC段：当UI>0.7V以后，U0随UI的增
大而线性减小，称线性区。
CD段：当UI增至1.4V时，VT5开始导通，U0急剧下降变为低电平，称转折区。此时对应的输入电压称为阀值电压或门槛电压UT。
DE段：当UI继续升高，VT5饱和，输出电压U0=0.3V，称饱和区。
截止区与饱和区分别对应信号输人为“0”和“1”，而输出为“1”和“0”的电路工作状态。
TTL门电路系列产品中，不仅有与非门，还有与门、或门、或非门、异或等逻辑门电路。这些门电路的输入和输出结构与TTL与非门电路类似，电气特性也相似。
74LS20四输入门与非门引脚排列图参看教材。它包括两个相同的各自独立的与非可电路，可单独使用，但共用一根电源线和一根地线。
在使用门电路时，输入信号数可能会小于门的输入端数，这就会有多余的输入端。多余输入端的处理原则是：与门（与非门)多余输入端接高电平，或门 (或非门)多余端接低电平。
图7－25
图7－24
Y
Y
Y
Y
Y
Y
Y

Y

Y

对于TTL门电路，接地或串联小电阻接地，相当于接低电平；接电源、悬空或串联大电阻接地相当于接高电平。
图7－26
Y
Y
TTL与门（与非门）多余输入端处理方法有图7-24所示4种，其中悬空抗干扰能力差，两输入端并联影响速度。TTL或门（或非门）多余输入端处理方法如图7-25所示。
2．TTL三态输出与非门
三态输出与非门，是在与非门
的基础上增加了控制端和控制电路
而构成，它的输出有三种状态：输
出高电平、输出低电平和输出高阻
抗。其电路图及逻辑符号如图7-26
所示。E端称为控制端或称使能端。
当E=l时，与非门正常工作，即
Y=；当E=0时，VT4、VT5都截止，F端呈高阻状态，即
（7-9）
由学生们写出三门态逻辑状态表。
由于电路结构不同，有的三态门控制端E即低电平有效，为低电平时电路处于工作状态，而在高电平时则为高阻态。逻辑符号中，E端有一个小圆圈，字母E上端有短横线，表示低电平有效，如图7-27所示的三态门。这是逻辑图中一贯使用的方法。
图7－27
图7－28
Yn
Y
Y
Y2
Y1
三态门可以实现同一根导线
（总线）轮流传送几个不同的数
据或控制台信号，如图7－27所示，
只要让轮流接低电平
控制信号，各门的输出数据信号A1、
B1、A2、B2、A3、B3就可轮流地传
送到总线上。这种总线技术广泛应
用于计算机等数字系统中，是一种
重要的接口电路。
3．集电极开路与非门（OC门）
图7-28是集电极开路与非门电路
及逻辑符号，与普通TTL与非门（见
图7-28a）比较，少了VT3和VT4 两个
晶体管，并且输出管VT5集电极断开。
OC门正常工作时，需串联一个适当阻
值的上拉电阻RL后接到电源U上。
在实际使用中，有时需要将几个OC与非门的输出端直接并联使用，如图7-29所示，这样克服了一般TTL与非门不能直接相连的缺点。此时，
Y=Y1·Y2，用这种接法实现了两
图7－29

图7－30
输出信号之间的关系，称“线
与”。OC门的输出端也可以直
Y1
Y2
Y
接接负载，如图7-30所示，发
光二极管可作为信号灯或灯光
作用。
注意，普通TTL门电路不
能接成与电路或直接连接负载，
否则将会烧毁TTL门的输出端。
小 结
与门和或门可以由二极管电路构成，非门可由晶体管电路构成，但大量使用的是集成门电路。集成门还有传输门、三态门、集电极开路门等。
7． 1．5 CMOS集成电路
新课引入：
由单极型场效应管构成的集成逻辑门电路叫做MOS门电路，它具有制造工艺简单、集成度高、功耗低、抗干扰能力强等优点。MOS门电路可分为三种类型：PMOS门电路、NMOS门电路及CMOS门电路。CMOS门电路是一种互补对称场效应管集成电路，静态功耗低、抗干扰能力强，工作稳定性好、开关速度高，应用更为广泛。
1．CMOS非门电路
图7－31
Y
最基本的CMOS门电路是非门电路，称CMOS反相器。电路如图7-31所示，其中VTN是增强型NMOS管，称驱动管；
VTP是增强型PMOS管，称负载管。两管参数对
称，制作在同一块硅片上，两管的栅极连在一
起作为输入端A，漏极连在一起作为输出端Y。
当输入端A为高电平即1（约为UDD）时，
驱动管VTN的栅源电压大于开启电压，处于导
通状态，而负载管VTP，则处于截止状态，输
出电平约为0，即逻辑0；当输入低电平即0时，
情况相反，VTN截止，VTP导通，输出为1（约为UDD）。
图7－32
Y
Y
CMOS也可以构成与非门、或非门和三
态门等逻辑门，其中使用较广泛的是或非门。
CMOS门电路输入端电平与外接串联电
阻大小无关，图7-32a、b两图中接地端输入
均为低电平“0”，与R值无关。
注意，CMOS门电路中不允许有输入端悬空，否则使栅极击穿，损坏电路。
2．CMOS传输门电路
CMOS传输门是一种能控制信号通过与否的开关，具有对所要传送的信号允许或禁止通过的功能。
CMOS传输门电路及逻辑符号如图7-33a、b所示。
图7－33
当C=0，即控制端
C电压为0、端加UDD
电压时，只要输入信号
的变化范围不超过0~
UDD，VTN和VTP同时截
止，输入与输出之间呈
高阻状态，相当于开关断
开。反之，当C=l，即在
控制端C加UDD电压，
为0时，设两管开启电压为UT，若0<UI<（UDD-UT），VTN管导通，若UT<UI<UDD，VTP管导通，只要UI在0~UDD范围内，则至少有一个管子导通，电路呈低阻，相当于开关接通。
即当C=l，时，传输门导通，U0=UI；当C=0，时，传输门截止，输出端呈高阻，即
（7-10）
由于CMOS管的结构是对称的，源极和栅极可以互换，因此传输门的输入端和输出端也可以互换使用，是双向开关。
传输门的一个重要用途是可作模拟开关，用来控制传输连续变化的模拟电压信号，图7-33c所示为CMOS双向模拟开关电路。
例7-6 图7-34所示均为CMOS门电路，试按照电路逻辑功能和输入状态写出各电路的输出状态。
解 CMOS门电路输入端电平与外接串联电阻无关
（a）Y1==1
（b）E端为低电平，三态门呈高阻态
Y2=Z（高阻）
（c）在UIH高电平控制下，传输门打开
图7－34

Y3´
Y3
Y2
Y1
Y'3=0
Y3=10=1

小 结
数字集成电路主要有CMOS和TTL两大类，在选用时要注意它们的使用特点和要求。
7．1．6 逻辑代数
新课引入：
逻辑代数又叫布尔代数，它是分析和设计数字电路的数学工具。
逻辑代数与普通代数一样，也是用字母表示变量。但是变量的取值只有“1”、“0”两个值。这时的1和0已不再表示具体的数量大小，而只是表示两种不同的逻辑状态；“开”与“关”；“是”与“非”；“高”与“低”等。
逻辑代数的取值简单，因此运算法则也简单。其中有一些与普通代数不同的运算规律，在学习和应用时，应注意区别。
1．逻辑代数运算法则与定律
在数字系统中，逻辑电路品种繁多，功能各异，但是它们的逻辑关系只进行逻辑乘（与）、逻辑加（或）和求反（非）三种基本运算。逻辑代数的运算法则及定律如表7-7所示。
表7-7 三种基本运算
与
或
非
0• 0=0 • 1=1 • 0=0
0+0=0

1 • 1=1
0+1=1+0=1+1=1

逻辑代数的基本定律
1）基本运算规则
A+0=A A+1=1 A • 0 =0 • A=0 A • 1=A

2）基本代数规律
交换律 A+B=B+A A• B=B • A
结合律 A+(B+C)=(A+B)+C=(A+C)+B A• (B • C)=(A • B) • C
分配律 A(B+C)=A • B+A • C A+(B • C)=(A+B)(A+C)
3）吸收规则
(1) 原变量的吸收
A+AB=A
证明： A+AB=A(1+B)=A•1=A
利用运算规则化简逻辑式
例如：
(2) 反变量的吸收

证明：

例如：
(3) 混合变量的吸收

证明：

例如：

(4) 反演定理

2．逻辑函数的化简
对于一个逻辑函数来说，逻辑表达式越简单，则实现这个逻辑表达式所需要的元器件就越少，电路的可靠性也越高。因此，在逻辑电路的设计中，对逻辑表达式的化简十分重要。逻辑函数的化简方法有两种：公式法和卡诺图法。公式法主要是利用逻辑代数的运算法则及定律来化简。
小 结
逻辑代数是研究数字电路中信号之间逻辑关系的数学工具，运算法则有:基本运算法则、交换律、结合律、分配律、吸收律和反演律。

7．2 加法器
新课引入：
随着微电子技术的不断发展，单位集成器件所具有的逻辑功能越来越复杂，种类也越来越多。下面将介绍在数字系统，特别是在计算机中不可缺少的基本部件：加法器、编码器、译码器、数据分配器、数值比较器等组合逻辑电路。
算术运算是数字系统的基本功能，更是计算机中不可缺少的组成部分。由于在两个二进制数之间的加、减、乘、除等算术运算过程，最终都可化作若干步加法运算来完成，因此，加法器是算术运算的基本单元。
加法器是用以实现二进制数加法运算的组合电路。但二进制加法运算与逻辑加法运算的含义不同。前者是数值的运算，后者是逻辑运算。在二进制加法中1+1=10，而在逻辑运算中1+1=1。
7．2．1 半加器
半加就是不考虑低位的进位数运算，只求本位的和。设A、B两数相加，和数为S，进位数为C，其逻辑状态表见教材中的表7-9。
根据状态表可写出半加器逻辑表达式为

由逻辑表达式可画出逻辑图为7-35a。图7-35b为半加器逻辑符号。
图7-36 全加器逻辑图及逻辑符号
a） 全加器逻辑图 b）全加器逻辑符号
图7-35 半加器逻辑图及逻辑符号
a） 半加器逻辑图 b）半加器逻辑符号

7．2．2 全加器
当多位数相加时，除了两个二进制数本位相加外，有时还要考虑来自低位的进位，实现全加。“全加”是指被加数、加数的本位数Ai、Bi和低位加法运算的进位数Ci-1三个数的相加运算。全加
图7－37
器的逻辑状态表见教材中表7-10，其中Si、Ci分别
为本位全加的和数、向高位的进位数。
由逻辑状态表得逻辑表达式

由逻辑式可画出逻辑图，如图7-36所示。
全加器是由两个半加器和一个或门组成。
若有多位数相加，则可采用并行相加，串行进位的方法来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以采用图7-37的逻辑电路来解决。
这种加法器的任一位运算必须等到低位加法完成送来进位后才能进行。这种进位方式称串行进位。串行进位加法器电路简单，但工作速度较慢。若希望提高运算速度，可采用超前进位加法器，但线路较复杂。
小 结
在数字电路中，按功能分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路可以实现一定逻辑功能，其特点是：任意时刻输出状态仅取决于该时刻输入信号的状态，而与前一时刻电路的状态无关，不具有记忆功能。
1．组合逻辑电路的结构特点：
（1）由逻辑门组成。
（2）电路的输出与输入之间无反馈电路。
（3）电路中无记忆单位。
2．组合逻辑电路分析的一般步骤：
已知逻辑电路图→写出逻辑表达式→运用逻辑代数化简或变换→列出逻辑状态表→分析逻辑功能。
3．组和逻辑电路设计的一般步骤：
已知设计的逻辑要求→列出逻辑状态表→写出逻辑表达式→运用逻辑代数化简或变换→画出逻辑电路图。
4．加法器的基本单元有两种：半加器和全加器。
半加器是全加器的基础。半加器和全加器都是完成1位二进制数相加的一种组合逻辑电路。
7．3 编码器
新课引入:
用文字、符号或数码表示特定对象的过程称为编码，如邮政编码、身份证号码、汽车牌号等。在数字电路中用二进制代码表示有关信号，称为二进制代码。用来完成编码工作的逻辑电路称为编码器。
7．3．1 二进制编码器
将某种信号编成二进制代码的电路称为二进制编码器。一位二进制代码可以表示两个信号，n位二进制数可对N=2n个信号进行编码。例如，一个将I0~I7的8个信号编成二进制代码的编码器，图7-38是3位二进制编码器功能示意图，3位二进制代码的组合关系是23=8，因此I0~I7的任一个输入信号可用一个3位二进制代码表示。因输入为8个信号，输出为3位二进制数，称8线一3线（8/3）编码器。编码过程如下：
1. 确定二进制代码位数
因为输入有8个信号，所以必须有3位二进制数的输出与之对应。
2. 列编码表
把由待编码的信号与对应的代码列成的表格称编码表。这种对应关系是在确定编码电路之前由已知条件写出的。
该编码器输入与输出对应关系表见教材表7-11。
图7－38
Y0
Y1
Y2
3. 由编码表写出逻辑式

（注：数字电路多为与非门组成。）
该式还可用三个四输入或门和七个非门来实现。
Y2
Y1
Y0
I7 I6 I5 I4 I3 I2 I1
图7-39为三位二进制编码器逻辑图
4. 由逻辑式画出逻辑图
实现8/3编码器的方案有多种，在
实际应用中应选用最佳方案。图7-39
为三位二进制编码器逻辑图。I0的编码
是隐含的，当I1~I7均为1时，电路的输
出000即表示I0。
7．3．2 二—十进制编码器
二—十进制编码器执行的逻辑功能是将十进制数的0~9十个数编为二—十进制代码：由4位二进制代码来表示。二—十进制码（简称BCD码）见表7-2。842l BCD编码器设计过程如下：
1. 确定二进制代码的位数
由表7-2可知，二—十进制代码是用4位二进制代码来表示一位十进制数。
2. 列编码表
列8421BCD码编码表为状态表（略）。
3. 由编码表写出逻辑式并变换为与非形式

图7－40
Y3
Y0
Y2
Y1
4．由逻辑式画出逻辑图
逻辑图如图7-40所示。
计算机的键盘输入逻辑电
路就是由编码器组成。IBM PC
标准键盘为101/102个键，编码为
8位二进制数（28=128>102）。类
似图7-40，按下某个按键即为输入
相应的编码。
7．3．3 优先编码器
以上讨论的编码器每次只允许一个输入信号，否则会引起混乱。在数字系统的实际应用中，可能有几个键或几个输入端同时有信号的情况，比如计算机的中断系统，这时要求编码器允许多个信号同时有效，并按优先级别，按次序编码。能完这一功能的编码器称优先编码器。
图7－41

图7-41所示为74LS148二进制优先编码器
逻辑符号。输入（I0~I7）、输出 (Y0、Y1、Y2)
都是低电平有效，EI为控制端，EO与CS主要
用于级联和扩展。信号编码的优先次序是I7，I6，
…，I0。当某一输入端有低电位输入，且比它优
先级别高的输入端无低电位输入时，输出端才输
出相对应的输入端的代码。例如，输入端I4为0，
且有限级别高的I5、I6、I7均为1时，输出代码为
01时，这就是优先编码器的工作原理。
小 结
用文字、符号或者数码表示特定信息的过程称为编码，能够实现编码功能的电路称为编码器。n位二进制代码有2n个状态，可以表示2个信息，对N个信号进行编码时，应按公式2nN来确定需要使用的二进制代码的位数n。常用的编码器有二进制编码器、二一十进制编码器、优先级编码器等。
7．4 译码器
新课引入：
译码器是编码器的逆过程，它的功能是将二进制代码按编码时的原意转换为相应的信息状态。能实现译码功能的电路称译码器。译码器可分为三种：二进制译码器、二十一进制译码器与显示译码器。
7．4．1二进制译码器
图7-42

A0
A1
8421 BCD译码器是常用的能将二进制代码译成对应输出信号的数字电路。二进制译码器的输入为二进制码，如果输入有几位，数码组合有2n种，则可译出2n个输出信号。
例如，两位二进制译码器是将输入的两
位二进制代码译成22=4个输出信号，又称2
线一4线（2/4）译码器。其译码电路的设计
过程如下：
1． 列出译码器的状态表
输入、输出与编码器相反，两位译码器
图7-43
逻辑状态表参看教材表7-15。

2．由状态表写出逻辑表达式

3．由逻辑式画出逻辑图 (见图7-42)
图7-43所示为CT74LS139型译码器引脚排列图，该芯片上含有两