第4章 习题答案.doc

第四章 习题四4-1 填空题(1) 所谓频率合成器就是利用一个晶体或几个晶体振荡器产生一系列或若干标准振荡信号。其基本思想就是利用综合或合成手段，综合晶体振荡器的频率稳定度高、准确性高和LC振荡器改变频率方便的优点，克服晶体点频工作点和LC振荡器的频率稳定度、准确度不高的特点，而形成的频率合成技术。(2) 在图4-1-3所示的直接频率合成器中，欲得到输出频率为76.2MHz,其开关A选取的频率为 2 MHz；开关B应选取的频率为 6 MHz；开关C应选取的频率为 7 MHz。(3) 频率合成器的主要性能指标有频率范围、频率间隔、频率稳定度、准确度、频谱纯度、频率转换时间 等。(4) 小数分频是通过可变分频和多次平均来实现的。如要实现7.2的分频，(双模式中P/(P+1), P=7), 则在10个参考频率周期中，要 8 次除7和2 次除8。如要实现5.31的小数分频（双模式中P/(P+1), P=5）,则在100个参考周期中，要69 次除5和31 次除6。4-2锁相环有哪几个基本组成部分，各起什么作用？解：锁相环是一个相位负反馈系统，其基本组成部分包括：鉴相器(PD)、低通滤波器(LPF)和压控振荡器(VCO)。鉴相器完成输入与输出信号的相位比较，其输出反映它们之间的相位差。低通滤波器用于滤出鉴相器输出中的高频成分和噪声。压控振荡器实现对输入频率的跟踪，它根据鉴相器的输出调整输出频率以降低输出信号与输入信号的相位差。4-3 设一阶锁相环中正弦鉴相器的鉴相灵敏度为Kd=2V/rad, VCO的压控灵敏度为KV=2p104 ，VCO的固有频率为wv=2p106 ，问： (1) 输入参考频率为wr = 2p1015103 ，环路能否锁定? (2) 若能锁定，静态相位误差je为多少？此时控制电压多大？ (3) 环路的同步带是多少？解：(1)对一阶锁相环来说，没加LPF，即F(j0)=1 (F(s)为开环增益) 而环路允许的最大VCO输出最大变化量为显然，环路能锁定。(2) 控制电压 由于静态相位误差(3) 同步带4-4 在图E4.1所示的频率合成器中，若可变分频器的分频比M=760860，试求输出频率的范围及相邻频率的间隔。图E4.1 习题4-4图解：4-5在图E4.2所示的频率合成器中，试导出f0的表达式。各个乘法器的输出均取差频。图E 4.2 习题4-5图解： 将式代入，有再代入式，得4-6在图E4.3所示的三环频率合成器中，300NA399，351NB397，试求输出频率范围和间隔。为了得到389.912106Hz的输出频率，NA、NB为多大？图E 4.3 习题4-6图解答： ,(35.440MHz，间隔为1kHz；NA、NB为NA=1112、NB=3888)4-7在一个简单的锁相环中插入可编程分频器，即构成了锁相频率合成器，如图E4.4所示。(1) 试证明其闭环传递函数(2) 证明其自动振荡频率，阻尼系数 (以有源比例积分滤波器为例)。(3) 试定性分析N变化会对环路的动态性能带来的变化。图E 4.4 习题4-6图解：（1）（2）证明略（3）由于与对环路的动态特性有很大影响，当频率合成器的N在大范围内变化时，环路的动态性能会变化很大。4-8高速的模分频器常用触发器构成。其设计方法类同于数字电路中时序电路的设计。试设计一个用二个D触发器和一个与门由外信号控制的双模分频器解：先设计分频器。以输入信号为时钟，用二个D触发器即可构成分频器：设计分频器时，强行从4个状态中扣除一个。如Q1Q2=01,使状态不经过01而直接回到00。用一个或门将分频器和分频器合为一个，且由控制信号MC控制。4-9 在图4-3-10所示的吞脉冲型频率合成器中，已知P=128,参考频率为10.24MHz, 试求合成器的输出频率范围。解： 4-10 一DDS频率合成器的参考时钟为100MHz，相位累加器宽度为40位，问：(1) 该频率合成器的频率分辨力是多少？(2) 若频率控制字M为，求输出频率。解：（1）DDS的频率分辨力为（2）输出频率