低频低功耗cmoslna的设计优化技术样本.doc

资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。
低频、 低功耗CMOS LNA的设计优化技术
胡小丽1,2, 吴秀山1,3
( 1.东南大学 信息科学与工程学院, 江苏 南京 210096; 2. 南京信息职业技术学校 电子信息工程系, 江苏 南京 210046; 3. 中国计量学院 机电工程学院, 浙江 杭州 310018)
【摘 要】分析了具有源级退化电感的CMOS共源共栅结构电路在低频、 低功耗LNA设计中存在的缺陷, 为满足低频、 低功耗设计的要求现经常采用在该电路结构基础上再并联栅极电容的结构。本文按照噪声系数的定义严格推导了该结构电路的噪声参数表示式, 并基于推导的公式分析了该结构在CMOS低频、 低功耗LNA设计中的重要应用。最后实现了一个基于0.18μm CMOS工艺的ISM频段应用的433MHz LNA的设计, 运用Agilent公司的设计仿真软件ADS进行仿真,整个LNA的设计过程和ADS仿真结果与理论分析一致。
【关键词】CMOS; 共源共栅; LNA; 低功耗; 噪声系数; 噪声优化
【中图分类号】TN924 【文献表示码】 A
________________________________________________________
Low frequency and low power CMOS LNA design optimization techniques
HU Xiao-li1, 2 , WU Xiu-shan3
(1. Information science and Technology Institute, Southeast University, Nanjing 210096, China; 2. Department of Electronic & Information Engineering , Najing College of information Technology, Nanjing 210046, China; 3.College of Electrical & Mechanical Engineering, China Jiliang University, Hangzhou 310018, China)

Abstract: This paper analyzes the fault of the cascode topology with the source degeneration inductance for CMOS low frequency and low power LNA design optimization techniques. To satisfy these requirements, now a cascode topology with the source degeneration inductance and with the gate parallel capacitance is usually to be used. In this paper we present a detailed and strict analysis the noise parameters of this architecture according to the definition of noise figure, based on these deduced equations, we furthermore discuss the important uses of this topology for CMOS low frequency and low power LNA design optimization techniques. In the last of this paper, we realize a 433MHz LNA used for ISM(Industrial-Scientific-Medical) based on the 0.18μm CMOS process, through the ADS of Agilent simulation, the overall design behavior and the implemented simulation results shows good agreement with theoretical analysis.

Key words: CMOS; cascode; low-noise amplifier(LNA); low power; noise figure; noise optimization

无线通信系统射频接收机的典型组成结构中, LNA是第一级有源电路, 其噪声、 非线性、 匹配等性能对整个接收机至关重要, 一般要求该电路具有高灵敏度、 大动态接收范围和低功耗等特点。LNA的设计是噪声系数、 增益、 电压驻波比等指标之间的许多折中【1】。一般来说, LNA的设计的主要目标是在给定功耗的条件下实现最优的噪声系数和尽可能高的增益。从已有的文献和文章来看, LNA的设计方法有经典的噪声匹配方法, 能同时实

【作者简介】胡小丽( 1973－) , 女, 江苏南京人, 讲师, 现为东南大学信息科学与工程学院硕士研究生。主要研究方向为无线通信系统。

现噪声和输入匹配的设计方法, 功率限制条件下的噪声优化方法, 以及功率限制条件下的同时噪声和输入匹配的设计方法【2, 3】。以前的报道工作是这些技术中的一种或几种, 分析方法没有统一, 特别是对低功耗和低频LNA的设计优化方法和实现没有给出一个全面的分析。本文推导了具有源级退化电感、 栅极并联电容共源共栅结构的LNA的噪声参数表示式, 分析它们在低频及低功耗LNA设计中的重要应用和存在的局限性。CMOS射频芯片具有低功耗、 低成本的优点, 而且在低频段具有与其它传统工艺( 例如GaAs工艺) 相近的特性, 随着CMOS工艺尺寸不断缩小, 集成度的不断体高, CMOS工艺得到了越来越多的应用。最后文章基于0.18μｍTSMC CMOS工艺实现了一个低频( 433M Hz) 、 低功耗LNA的设计, ADS仿真结果与理论公式完全吻合, 验证了推导的公式的正确性。
2 LNA噪声参数的推导
在LNA的设计中为了优化噪声系数, 经常采用反馈技术。在窄带应用中, 具有源级退化电感的共源或共源共栅的串联反馈是经常采用的典型结构。
图1( a) 和1( b) 所示的为具有源级退化电感、 栅极并联电容的LNA的结构和简化的噪声小信号等效电路【4, 5】。M1为输入器件, 产生与输入电压成正比的小信号漏电流, 共栅晶体管M2用于减小输入与输出之间的相互作用, 提供良好的隔离, 同时减小M1管的漏栅电容Cgd的影响。在图1( b) 中M1管的栅寄生电阻、 体和源漏端的寄生电阻以及Lg 寄生电阻都进行了忽略,共栅晶体管M2对噪声和频率响应的影响也进行了忽略。 其中:
( 1)
为沟道热噪声电流的均方值, 这里: 为时的漏源电导; 为波尔兹曼常数; 为绝对热力学温度; 为带宽; 是一个与偏置状态有关的系数, 对长沟道器件而言, 参数在时为1, 在饱和工作情况下为2/3。在高和时会增加, 对短沟道器件值会大于2。
由于沟道热噪声电流的波动会引起沟道电势的波动, 这会在栅端产生一个偶合电容, 这会导致一个感应的栅电流噪声, 栅感应噪声电流的均方值表示式为:

图1( a) Cascode LNA 结构电路图

图1( b) Cascode LNA小信号等效电路
( 2)
在这里: ( 3)
方程( 2) 中, 称为栅噪声系数, 对长沟道器件, 为4/3,与相似, 在高和时会增加, 在短沟道器件中会增大, 一般认为是的倍。Cgs为输入晶体管的栅源电容, 图1( b) 中, Ct＝Cgs+Cex。
下面我们将要推导图1( b) 所示的LNA的噪声参数的表示式。图1( a) 所示的LNA的结构, 在我们的假设条件下, 电路仅是增加了几个无耗的电感和电容元件, 从理论上不会引起噪声的恶化, 该电路结构的最小噪声系数和噪声电阻将不会发生变化, 变化的应该仅是优化的源阻抗。而且并联的电容应该有利于在低频时实现噪声匹配【6】。我们能够按照噪声系数的定义, 来严格推导该电路的噪声参数表示式。图1( a) 所示LNA的总的输出噪声电流由信号源内阻引起的输出噪声电流, 栅感应噪声电流以及沟道热噪声电流引起的输出噪声电流。
首先计算仅有信号源电阻Rs的热噪声电压引起的输出噪声电流, 将沟道热噪声电流源和栅感应噪声电流源开路, 我们已经假设电感Lg的寄生电阻和栅极多晶硅电阻都远远小于信号源内阻而忽略不计, 画出等效电路图能够很容易得到该电路的等效跨导为:
( 4)
为简便计算, 令:
( 5)
则输出的噪声电流的均方值为:
( 6)
同理, 计算仅有沟道热噪声电流引起的输出噪声电流, 将由信号源电阻Rs引起的热噪声电压源短路和栅感应噪声电流源开路, 画出此时的小信号等效电路, 能够得出:
( 7)
整理后可得到由沟道热噪声电流引起的输出噪声电流的均方值为:
( 8)
最后计算仅有栅感应噪声电流源引起的输出噪声电流, 应用与上面相同的方法能够得到栅感应噪声电流源引起的输出噪声电流的均方值表示式为: ( 9)
沟道热噪声电流与栅感应噪声电流都是由沟道载流子的不规则运动引起的, 因此它们具有相关性, 长沟道条件下的相关系数为:
( 10)
在长沟道器件中c在理论上大致等于j0.395, 是一个纯虚数, 反映了沟道和栅感应噪声源之间的耦合的电容。可表示为与沟道噪声相关和不相关的两部分和的和, 故有:
(11)
总的输出噪声电流的表示式为:
( 12)
那么按照噪声系数的定义, 噪声系数的表示式为:
( 13)
利用公式( 12) 、 ( 13) ,将公式( 6) , ( 8) , ( 9) 带入公式( 13) , 整理后得到:
( 14)
其中, 。
一般把噪声系数的表示式写为:
( 15)
下面将根据方程( 15) , 求出方程( 14) 中的噪声参数表示式。将方程( 14) 进一步整理为:
( 16)
其中( 17) ( 18)
比较方程( 15) 和方程( 16) , 能够马上得到等效的噪声电阻。我们在LNA整个电路设计过程中, 为得到最小的噪声系数, 要在输入端实现噪声匹配, 使电路的ZS=Zopt,在已知ZS的表示式下, 对噪声系数求导, 求出最小噪声系数为: ( 19)
而且能够得出该电路使噪声系数最小的优化的源阻抗为:
( 20)
这样我们就全部得到了图1( b) 所示的Cascode LNA小信号等效电路得噪声参数表示式。结果与我们前面理论分析的完全相同, 而且非常富有指导意义。
3 LNA设计优化技术
从图1( b) 能够容易的得到该电路的输入阻抗为:
( 21)
从公式( 21) 中能够看出, 源极退化电感在输入阻抗中产生了实部, 这非常重要, 因为没有退化电感, , 在Zin中就没有实部, 然而在Zopt中确实有实部, 因此适当的选取Ls, 就有可能实现LNA中Zopt实部与Zin之间的匹配。在LNA的设计中, 为使噪声系数最小等于电路的最小噪声系数, 在设计时首先满足Zopt＝Zs, 实现噪声匹配。从公式( 21) 中能够看出, 源极退化电感在输入阻抗中产生了实部, 这非常重要, 因为没有退化电感, 在公式( 21) 中就没有实部, 然而在Zopt中确实有实部, 因此适当的选取电感Ls的值, 使gmLs/Ct等于Zopt的实部。如果要设计一个低频、 低功耗( 晶体管的尺寸非常小) LNA, 如果没有栅极并联电容Cex, 方程( 17) 中Zopt表示式中的倍增因子Ct/Cgs将变为1, 而且随着频率和管子尺寸的降低, ωCgs将变的很小, Zopt的实部将变得很大, 会远大于信号源的内阻Rs, 一般的LNA设计中, 信号源内阻Rs为50欧姆。而且为实现噪声匹配, 还要满足的Zopt虚部等于信号源输入阻抗Zs的虚部jωLg, 这是就需要非常大的Ls, Ls的值大到一定程度, 它的寄生电阻会引起噪声的恶化, 这样就不能再实现噪声匹配, 也不满足该电路应用的假设条件。倍增因子Ct/Cgs在Zopt分母中的平方项里面, 这将极大地缓解由于低频、 低功耗带来的ωCgs的减小, 因此该电路结构在低频和低功耗的LNA设计中得到了广泛的应用【7, 8】。
可是该电路的缺点在于高的等效噪声电阻, 从推导的等效噪声电阻Rn的表示式来看, 它不受增加的电容和电感的影响, 仅仅取决于gm的值, 因此, 小的晶体管的尺寸和低功耗导致较高的Rn。其次来考虑截止频率ft与总的输入电容之间的关系, 增加了栅极并联电容Cex, 将导致功率增益的下降。假设Ct=Cex+Cgs=kCgs( k是一常数) , LNA的截至频率会减小为MOSFET截至频率的1/k, LNA的最大振荡频率fmax将减小为原来的。
根据上面推导的一系列公式, 利用该电路结构设计一个低频、 低功耗的LNA的步骤为: 首先选择M1管的偏置电压Vgs1; 其次选择基于功耗限制条件下的M1管的尺寸W( Cgs) ; 再来选择栅极并联电容Cex使公式( 17) 的实部等于Zs的实部, 一般为50欧姆, 选择Cex必须在可用功率增益和LNA的截止频率之间折中; 下一步选取源极退化电感Ls的值, 使公式( 21) 式中的实部也等于Zs的实部。最后来选取栅极串连电感Lg, 使( Lg＋Ls) 值与容值Ct谐振在工作频率上。
4 433MHz LNA的设计
根据上面的设计方法, 基于0.18μｍTSMC CMOS工艺实现了一个低频( 433M Hz) 、 低功耗LNA的设计。波段433.050～434.790MHz大致位于业余无线电频带的中间, 已经大量地被各种ISM应用占用, 例如反向散射射频识别系统、 小型电话机、 遥测发射器、 无线耳机、 未注册的近距小功率无线对讲机, 无锁钥出入系统( 汽车中央闭锁装置用的手持发送器) 等, 这些应用都需要射频接收机实现低功耗, 低功耗是射频接收机不可避免的发展趋势。本设计中, 依然采用图1(a)所示的电路结构, Vgs1的偏置电压经过Bias Tee设置为0.6V, 晶体管M1、 M2的尺寸为0.18μｍ×96μｍ, Cex的值为1.6pF, 该电容能够片内集成, 也能够选择片外元件, 电感Ls和电感Lg的值分别为75nH@3.4Ω和Ω, 该电感使用的型号是Murata 公司的LQW18AN75NG00和LQW18AN3N6C00, 为了使仿真更符合实际, 仿真时还考虑了它们的寄生电阻。应用ADS仿真工具进行仿真, 从仿真的图2中能够看出, 设计的LNA的NF与管子的Fmin在所希望的工作频点上能很好的一致, 而且输入回波损耗达到最小, 同时实现了噪声匹配和输入匹配。从该图上还能够看到在远离工作频率点后, LNA的NF迅速增加, 这是由于该电路结构具有较高的Rn导致的, 因此该电路仅使适用于窄带LNA设计中, 这些现象与前面的理论分析完全一致。仿真结果表示电路在1.8V供电下稳定工作, 电流为2.1mA, 功耗3.7mW。
图2仿真的LNA的NF、 Fmin和S11
5 结束语
仅具有源极退化电感cascoded结构电路已不满足低频、 低功耗LNA设计要求, 在该结构基础上再并联电容能够很好的满足低频和低功耗的设计要求, 从推导的该结构 LNA噪声参数的表示式中能够很好的解释这一原因。基于0.18μｍTSMC CMOS工艺设计的ISM频段的433M Hz低功耗LNA, ADS仿真结果与理论公式完全吻合, 从而验证了公式推导的正确性。

【参考文献】
[1] James J. Whelehan, ”Low-noise amplifiers-Then and now”, IEEE Trans. Microwave Theory Tech.,vol. 50,pp. 806- ,March .
[2] Trung_Kien Nguyen et al.,” CMOS low-noise amplifier design optimization techniques” IEEE Trans. Microwave Theory Tech.,vol. 52,pp. 1433-1442,May .
[3] Derek K, Thomas H. Lee, ” A 1.5V,1.5-GHz CMOS low-noise amplifier”, IEEE J. Solid-State Circuits, vol. 32, pp. 745-759, May 1997.
[4] Pietro Andreami, Henrik Sjöland, ” Noise optimization of an inductively degenerated CMOS low noise amplifier”, IEEE Trans. Circuits Syst.Ⅱ, vol. 48,pp. 835-841, Sep. .
[5] Sung-huang Lee et al.,”A novel noise design method for CMOS L-degeneration cascoded LNA”, in Proc. IEEE Asia-Pacific Circuits and System Conf.,pp.273-276,Dec.
[6] Thomas H. Lee, ”The design of CMOS radio_frequency integrated circuits”, Cambridge, U.K.: Cambridge Univ.,Press.1998
[7] Jung-suk Goo et al.,” A noise optimization technique for integrated low-noise amplifier”, IEEE J. Solid-State Circuits, vol. 37, pp. 994-1001, Aug. .
[8] David J. Allstot et al., ”Design Consideration for CMOS low-noise amplifiers”, in IEEE Radio Frequency Integrated Circuits Symp., pp.97-100, .

联系电话: 0571—86835771, 手机
问题咨询:
吴秀山
单位: 中国计量学院机电工程学院