-微处理器结构.pptx

微机原理及应用第二章第二章8086/8088微处理器（微处理器（1）2024/10/11 周五微机原理与应用赵春华2本章主要内容本章主要内容 n微处理器结构微处理器结构n内部结构内部结构n总线接口单元总线接口单元n执行单元执行单元n寄存器结构寄存器结构n通用寄存器通用寄存器n段寄存器段寄存器n标志寄存器标志寄存器n引脚信号和功能引脚信号和功能n最小最小/大工作模式大工作模式n存储器空间存储器空间n典型时序分析典型时序分析n概述指令概述指令/总线总线/时钟周期时钟周期n总线读周期总线读周期n总线写周期总线写周期n最最大大模模式式下下的的总总线线读读/写写周期周期n中断响应周期中断响应周期n系统复位系统复位2024/10/11 周五微机原理与应用赵春华3本章要学习的微处理器本章要学习的微处理器n8086是是Intel系系列列的的16位位微微处处理理器器，它它是是采采用用HMOS工工艺艺技技术术制制造造的的，内内部部包包含含约约29000个个晶体管。晶体管。n8086有有16根根数数据据线线和和20根根地地址址线线。因因为为可可用用20位地址，所以可寻址的地址空间达位地址，所以可寻址的地址空间达1M字节。字节。n 8086工工作作时时，只只要要一一个个5V电电源源和和一一相相时时钟钟，时时钟钟频频率率为为4.77MHz。后后来来推推出出的的8086时时钟钟频频率高达率高达10MHz。2024/10/11 周五微机原理与应用赵春华4本章要学习的微处理器本章要学习的微处理器n在在推推出出8086微微处处理理器器的的同同时时，Intel公公司司还还推推出出了了一一种种准准16位位微微处处理理器器8088。8088的的内内部部寄寄存存器器、运运算算部部件件以以及及内内部部操操作作都都是是按按16位位设设计计的，但对外的数据总线只有的，但对外的数据总线只有8条。（准条。（准16位）位）2024/10/11 周五微机原理与应用赵春华58086/8088的内部结构的内部结构n总线接口单元总线接口单元BIU(businterfaceunit)n执行单元执行单元EU(executionunit)2024/10/11 周五微机原理与应用赵春华6CSDSSSESIP1 24653指令队列缓冲器指令队列缓冲器20位位AB总线总线控制控制电路电路16位位DB8086总线总线16位位DBDH DLCH CLBH BLAH AL地址加法器地址加法器ALU暂存寄存器暂存寄存器EU控控制电路制电路ALU16位位DBFLAGS8086/8088的内部结构图的内部结构图SPBPSIDIBIUEU2024/10/11 周五微机原理与应用赵春华7总线接口单元总线接口单元BIUBIU功能是功能是负责与存储器、负责与存储器、I/O端口传送数据端口传送数据。BIU的组成如下：的组成如下：4个个16位段地址寄存器，即位段地址寄存器，即CS(codesegment)代码段寄存器代码段寄存器DS(codesegment)数据段寄存器数据段寄存器ES(extendsegment)扩展段寄存器扩展段寄存器SS(stacksegment)堆栈段寄存器堆栈段寄存器16位的指令指针寄存器位的指令指针寄存器IP(instructionpoint)20位的地址加法器位的地址加法器6字节的指令队列字节的指令队列总线控制逻辑总线控制逻辑2024/10/11 周五微机原理与应用赵春华8CSDSSSESIP1 24653指令队列缓冲器指令队列缓冲器20位位AB总线总线控制控制电路电路16位位DB8086总线总线16位位DB总线接口单元总线接口单元BIU为什么有地址加法器？两个16位数+后为何变为20位数？IP含有BIU要取的下一条指令的偏移地址2024/10/11 周五微机原理与应用赵春华9IP20位位AB总线接口单元总线接口单元BIU-地址加法器和段寄存器地址加法器和段寄存器地址加法器地址加法器CSDSSSES段基址 0H左移左移4位位#H#H#H#H.64K1M偏偏移移地地址址*H*0HFFFFFH00000H.#为16进制0-F中的任意值存储器数据存储器地址2024/10/11 周五微机原理与应用赵春华10CSDSSSESIP1 24653指令队列缓冲器指令队列缓冲器20位位AB总线总线控制控制电路电路16位位DB8086总线总线16位位DBSPBPSIDIDH DLCH CLBH BLAH AL地址加法器地址加法器ALU暂存寄存器暂存寄存器EU控控制电路制电路ALU16位位DBFLAGS执行单元执行单元EUAXBXCXDX2024/10/11 周五微机原理与应用赵春华11执行单元执行单元EUn执执行行部部件件的的功功能能是是负负责责指指令令的的执执行行。从从内内部部结结构图可见它由下列几个部分组成：构图可见它由下列几个部分组成：n4个通用寄存器：个通用寄存器：AX,BX,CX,DX;n4个个专专用用寄寄存存器器，即即基基数数指指针针寄寄存存器器BP,堆堆栈栈指指针针寄寄存存器器SP,源源变变址址寄寄存存器器SI,目目的的变变址址寄寄存存器器DI;n标志寄存器标志寄存器F；n算术逻辑单元算术逻辑单元ALU；n数据暂存寄存器。数据暂存寄存器。2024/10/11 周五微机原理与应用赵春华12BIU 与与 EUn总总线线接接口口部部件件和和执执行行部部件件并并不不是是同同步步工工作作的的，但但是是，两两者者的的动动作作管管理理仍仍然然是是有有原原则则的的，体体现现在下面几个方面：在下面几个方面：n每每当当8086的的指指令令队队列列中中有有2个个空空字字节节，或或者者8088的的指指令令队队列列中中有有1个个空空字字节节时时，总总线线接接口口部件就会自动把指令取到指令队列中。部件就会自动把指令取到指令队列中。2024/10/11 周五微机原理与应用赵春华13BIU 与与 EUn每每当当执执行行部部件件准准备备执执行行一一条条指指令令时时，它它会会从从总总线线接接口口部部件件的的指指令令队队列列前前部部取取出出指指令令的的代代码码，然然后用几个时钟周期去执行指令。后用几个时钟周期去执行指令。n当当指指令令队队列列已已满满，而而且且执执行行部部件件对对总总线线接接口口部部件件又又没没有有总总线线访访问问请请求求时时，总总线线接接口口部部件件便便进进入入空闲状态。空闲状态。2024/10/11 周五微机原理与应用赵春华142.1 8086/8088微处理器结构微处理器结构n内部结构内部结构n总线接口单元总线接口单元n执行单元执行单元n寄存器结构寄存器结构n通用寄存器通用寄存器n段寄存器段寄存器n标志寄存器标志寄存器n引脚信号和功能引脚信号和功能n最小最小/大工作模式大工作模式n存储器空间存储器空间2024/10/11 周五微机原理与应用赵春华158086/8088寄存器结构寄存器结构CSDSSSESIPSPBPSIDIDH DLCH CLBH BLAH ALAXBXCXDXFLAGS通用寄存器组段寄存器2024/10/11 周五微机原理与应用赵春华16通用寄存器通用寄存器SPBPSIDIDH DLCH CLBH BLAH ALAXBXCXDX通用寄存器组AX:accumulateBX:baseCX:countDX:dataSP:stack pointBP:base pointSI:source indexDI:destination indexAX、AH、AL：加加减减BCD、ASCII调调整整；字字节节到到字字，字到双字转换；乘字到双字转换；乘/除，串操作，除，串操作，I/O操作等。操作等。BX、BH、BL：查表转换；基地址。查表转换；基地址。CX、CH、CL：循循环环计计数数；重重复复串串操操作作；可可变变移移位位、循环移位操作。循环移位操作。DX、DH、DL：间接间接I/O操作；双字乘操作；双字乘/除除SP：堆栈段栈顶指针寄存器堆栈段栈顶指针寄存器BP：堆栈段基址指针寄存器堆栈段基址指针寄存器SI：数据段源变址指针寄存器数据段源变址指针寄存器DI：数据段目的变址指针寄存器数据段目的变址指针寄存器2024/10/11 周五微机原理与应用赵春华17段寄存器段寄存器CSDSSSES段寄存器对所有对所有X86级级CPU均为均为16位寄存器。位寄存器。8086CPU:由段寄存器直接给出段基址。由段寄存器直接给出段基址。代码段：代码段：CS代码段存贮区的起始地址代码段存贮区的起始地址 堆栈段：堆栈段：SS堆栈段存贮区的起始地址堆栈段存贮区的起始地址 数据段：数据段：DS、ES数据段存贮区的起始地址数据段存贮区的起始地址2024/10/11 周五微机原理与应用赵春华18标志状态寄存器标志状态寄存器Flags CarryF进位标志位。进位标志位。当进行加法或减法运算时，若最高位发生当进行加法或减法运算时，若最高位发生进位或借位则进位或借位则CF1，否则，否则CF0。ParityF奇偶标志位。奇偶标志位。当逻辑运算结果中当逻辑运算结果中“1”的个数为偶数时的个数为偶数时PF1，为奇数时，为奇数时PF=0。AuxiliaryF辅助进位位。辅助进位位。在在8（l6）位加减法操作中，低）位加减法操作中，低4位向位向高高4位有进位、借位发生位有进位、借位发生 ZeroF零标志位。零标志位。当运算结果为零时当运算结果为零时ZF1，否则，否则ZF0。SignF符号标志位。符号标志位。当运算结果的最高位当运算结果的最高位MSB为为1时时SF=1，否，否则则SF=0。OverflowF溢出标志位。溢出标志位。当算术运算的结果超出了当算术运算的结果超出了带符号数带符号数的的范围，即溢出时，范围，即溢出时，OF=1，否则，否则OF0。8位位/16位带符号数范围位带符号数范围2024/10/11 周五微机原理与应用赵春华19标志控制寄存器标志控制寄存器 TrackF 跟踪标志位。跟踪标志位。TF=1，使，使CPU处于单步执行指令处于单步执行指令的工作方式。这种方式便于进行程序的调试。每执行一条的工作方式。这种方式便于进行程序的调试。每执行一条指令后，自动产生一次内部中断，从而使用户能逐条指令指令后，自动产生一次内部中断，从而使用户能逐条指令地检查程序。地检查程序。InterruptF 中断允许标志位。中断允许标志位。IF=l使使CPU可以响应可屏可以响应可屏蔽中断请求。蔽中断请求。IF=0使使CPU禁止响应可屏蔽中断请求，禁止响应可屏蔽中断请求，IF的状态对不可屏蔽中断及内部中断没有影响。的状态对不可屏蔽中断及内部中断没有影响。DirectionF 方向标志位。方向标志位。DF=l 使串操作按减地址方式进使串操作按减地址方式进行。也就是说，从高地址开始，每操作一次地址减小一次。行。也就是说，从高地址开始，每操作一次地址减小一次。DF0使串操作按增地址方式进行。使串操作按增地址方式进行。2024/10/11 周五微机原理与应用赵春华202.1 8086/8088微处理器结构微处理器结构n内部结构内部结构n总线接口单元总线接口单元n执行单元执行单元n寄存器结构寄存器结构n通用寄存器通用寄存器n段寄存器段寄存器n标志寄存器标志寄存器n引脚信号和功能引脚信号和功能n最小最小/大工作模式大工作模式n存储器空间存储器空间2024/10/11 周五微机原理与应用赵春华21微机结构图微机结构图微处理器微处理器存储器存储器接口电路接口电路外部设备外部设备DBCBAB思考：对于思考：对于8088/8086来说，需要多少个引脚？来说，需要多少个引脚？2024/10/11 周五微机原理与应用赵春华22引脚信号和功能引脚信号和功能n公共引脚公共引脚n地地址址总总线线：AD0AD15、A19/S6A16/S3n数据总线数据总线n时钟与中断信号时钟与中断信号n就绪与等待信号就绪与等待信号n模式选择引脚模式选择引脚n最小模式引脚最小模式引脚n（最大模式引脚）（最大模式引脚）n规则：望文生义！规则：望文生义！Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU2024/10/11 周五微机原理与应用赵春华231、公共引脚说明、公共引脚说明n地址总线地址总线n数据总线数据总线n时钟与中断信号时钟与中断信号n就绪与等待信号就绪与等待信号引脚及功能引脚及功能1、地址总线和数据总线、地址总线和数据总线（1）AD0 AD15地址数据线地址数据线 T1：为为地地址址线线，A0A15单单向输出三态向输出三态 T2T4：为为数数据据线线双双向向三三态，态，D0 D1523 80X86微处理器的引脚功能微处理器的引脚功能Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPUBHE/S7A19/S6A16/S3地址地址状态线，单向三态状态线，单向三态（2）2、控制总线、控制总线MN/MX=0，最大工作模式最大工作模式=1，最小工作模式最小工作模式（1）MN/MX工作模式信号工作模式信号23 80X86微处理器的引脚功能微处理器的引脚功能（3）INTR，可可屏屏蔽蔽中中断断,输输入入单向。单向。只只有有当当IF=0时时外外设设的的中中断断请请求求才才可可能能被被响响应应。当当IF=1时时所所有有的的中中断申请均不能响应。断申请均不能响应。（2）NMI，不可屏蔽中断不可屏蔽中断,输入输入单向单向CPU不可以进行屏蔽。执行完本不可以进行屏蔽。执行完本条指令后控制转移到中断服务程条指令后控制转移到中断服务程序。（如掉电等特殊情况）序。（如掉电等特殊情况）Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPUM/IOM/IO=0，I/O设备操作设备操作=1，存贮器操作存贮器操作单向输出，读操作有效信号，完成存贮器和外设的读取操作。单向输出，读操作有效信号，完成存贮器和外设的读取操作。(4)单向输出读操作有效信号，单向输出读操作有效信号，M/IO完成存贮器和完成存贮器和I/O读取操作。读取操作。RD(5)=0，读读I/O设备设备=0，读存贮器读存贮器RDRDM/IO=0=1与与Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU（6）WR单向输出，写操作有效信号单向输出，写操作有效信号（7）DT/R数据发送数据发送/接收，输出接收，输出（8）DEN数据使能信号，输出数据使能信号，输出（9）ALE地址锁存使能信号，输出地址锁存使能信号，输出Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU2、控制总线、控制总线（10）READY准备好信号，单向输入准备好信号，单向输入（11）RESET复位信号，单向输入复位信号，单向输入（12）CLK 主主时时钟钟引引入入线线4.77M10M为为8088和和8086的主时钟。的主时钟。2024/10/11 周五微机原理与应用赵春华282024/10/11 周五微机原理与应用赵春华29数据数据SS0(HIGH)MN/MXRDVcc40A1539A16/S338A17/S43736353433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920HLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)TESTINTA(QS1)DT/R(S1)IO/M(S2)A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8088CPU3、8086 CPU 8088 CPU SS0(HIGH)IO/M(S2)M/IO(S2)BHE/S7AD8AD15A8A15Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU2024/10/11 周五微机原理与应用赵春华312.1 8086/8088微处理器结构微处理器结构n内部结构内部结构n总线接口单元总线接口单元n执行单元执行单元n寄存器结构寄存器结构n通用寄存器通用寄存器n段寄存器段寄存器n标志寄存器标志寄存器n引脚信号和功能引脚信号和功能n最小最小/大工作模式大工作模式n存储器空间存储器空间2024/10/11 周五微机原理与应用赵春华32最小最小/大工作模式大工作模式MN/MXn所所谓谓最最小小模模式式，就就是是系系统统中中只只有有8086或或8088一个微处理器。一个微处理器。n最最大大模模式式是是相相对对最最小小模模式式而而言言。最最大大模模式式用用在在中中等等规规模模的的或或者者大大型型的的80868088系统。系统。2024/10/11 周五微机原理与应用赵春华33最小工作模式最小工作模式 电路结构：电路结构：=1MN/MX VCC8086CPU74LS373GDD74LS245DIRGABRAMI/OI/O设备设备CBBHE/S7DENDT/RRDWRIOA16A19ALEAD0AD15MN/MXCLKREADYRESETM/8284RESABDB74系列器件补充：三态门和补充：三态门和D触发器触发器n三三态态门门和和以以D触触发发器器形形成成的的锁锁存存器器是是微微机机接接口口电路中最常使用的两类逻辑电路电路中最常使用的两类逻辑电路n三态门的作用：功率放大、导通开关三态门的作用：功率放大、导通开关n器件共用总线时，一般使用三态电路：器件共用总线时，一般使用三态电路：n需要使用总线的时候打开三态门；需要使用总线的时候打开三态门；n不使用的时候关闭三态门，使之处于高阻不使用的时候关闭三态门，使之处于高阻nD触发器的作用：信号保持，导通开关触发器的作用：信号保持，导通开关三态锁存三态缓冲器（三态门）三态缓冲器（三态门）T为低电平时：为低电平时：输出为高阻抗（三态）输出为高阻抗（三态）T为高点平时：为高点平时：输出为输入的反相输出为输入的反相TAF表示反相或低电平有效表示反相或低电平有效TAFTAFTAF三态门具有单向导通和三态的特性三态门具有单向导通和三态的特性双向三态缓冲器双向三态缓冲器ABTOE*OE*0，导通，导通T1ABT0ABOE*1，不导通，不导通双向三态门具有双向双向三态门具有双向导通和三态的特性导通和三态的特性Intel 8286OE*0，导通，导通T1ABT0ABOE*1，不导通，不导通每一位都是一个双向三态门，每一位都是一个双向三态门，8位具有共同的控制端位具有共同的控制端8位双向缓冲器位双向缓冲器控控制制端端连连接接在在一一起起，低电平有效低电平有效可以双向导通可以双向导通输出与输入同相输出与输入同相常用数据缓冲器、收发器和锁存器常用数据缓冲器、收发器和锁存器信号放大、隔离锁存，与系统总线的信号、时序相适应。信号放大、隔离锁存，与系统总线的信号、时序相适应。74系列器件是系列器件是TI（美国德州仪器）公司生产的中小规模数字集成电（美国德州仪器）公司生产的中小规模数字集成电路。从功能和速度上分为如下几类。路。从功能和速度上分为如下几类。74XXX 标准标准TTL74LXXX低功耗低功耗TTL74SXXX肖特基型肖特基型TTL74LSXXX低功耗肖特基型低功耗肖特基型TTL74ALSXXX高性能型高性能型TTL74FXXX高速性高速性TTL同编号（同编号（XXX）其逻辑功能完全一样。）其逻辑功能完全一样。D触发器触发器 D Q C Q电平锁电平锁存 D Q C Q上升沿锁存上升沿锁存负脉冲的上升沿负脉冲的上升沿D QC QSR带有异步置位清零的带有异步置位清零的电平控制的锁存器电平控制的锁存器电平锁存：电平锁存：高电平通过，低电平锁存高电平通过，低电平锁存上升沿锁存：上升沿锁存：通常用负脉冲触发锁存通常用负脉冲触发锁存三态缓冲锁存器（三态锁存器）三态缓冲锁存器（三态锁存器）TA D Q CB锁存环节锁存环节缓冲环节缓冲环节锁存器锁存器74LS373 三态驱动、三态驱动、8D锁存器锁存器 VccG20191817161514131211123456789103731Q1D4D2D2Q4Q3D3QGNDOE8D7Q8Q7D6Q5D5Q6D4Q2D2Q4D3Q3D5D6D8D7D5Q8Q6Q7QOEG1D1QGD DQ QG G1D1DD DQ QG G2D2DD DQ QG G3D3DD DQ QG G4D4DD DQ QG G5D5DD DQ QG G6D6DD DQ QG G7D7DD DQ QG G8D8D1Q1Q4Q4Q2Q2Q3Q3Q5Q5Q8Q8Q6Q6Q7Q7QOEG=G=1 D1 D中的数据中的数据打入锁存器打入锁存器0 0 数据保存数据保存=0 0 输出三态打开输出三态打开锁存器中的数据锁存器中的数据输出到输出到Q1 1 输出高阻态输出高阻态OE8 8输入端：输入端：1D1D8D8D8 8输出端：输出端：1Q1Q8Q8Q2 2个控制端：个控制端：G、OE缓冲器缓冲器 74LS244 三态驱动、三态驱动、8位缓冲、驱动器。位缓冲、驱动器。8 8输入端：输入端：1A11A11A4 1A4、2A12A12A4 2A4 8 8输出端：输出端：1Y11Y11Y4 1Y4、2Y12Y12Y42Y41A21A41A32A12A22A42A31A11G2G1Y21Y41Y32Y12Y22Y42Y31Y12 2个控制端：个控制端：=0 0，1A1A与与1Y1Y有效驱动有效驱动 1G1 1，1A1A与与1Y 1Y 输出高阻态输出高阻态=0 0，2A2A与与2Y2Y有效驱动有效驱动 2G1 1，2A2A与与2Y 2Y 输出高阻态输出高阻态缓冲器 74LS244数据收发器数据收发器 74LS245 三态驱动、三态驱动、8位双向缓冲、驱动器。位双向缓冲、驱动器。边边8 8输入、出端：输入、出端：A1A1A8A8边边8 8输入、出端：输入、出端：B1B1B8 B8 DT/RDT/R=1=1ABAB=0=0 BABA三态输出控制三态输出控制G GA A到到B B驱动有效驱动有效B B到到A A驱动有效驱动有效DIRDIR=1=1=0=0 A A之间之间B B为高阻态为高阻态=0=0=1=11G2GA2A4A3A5A6A8A7A1B2B4B3B5B6B8B7B1DIRDIRG G245245数据收发方向控制数据收发方向控制数据收发器 74LS2452024/10/11 周五微机原理与应用赵春华46最小工作模式最小工作模式 电路结构：电路结构：=1MN/MX VCC8086CPU74LS373GDD74LS245DIRGABRAMI/OI/O设备设备CBBHE/S7DENDT/RRDWRIOA16A19ALEAD0AD15MN/MXCLKREADYRESETM/8284RESABDBDENDT/RBHE2024/10/11 周五微机原理与应用赵春华47最小工作模式最小工作模式 读写电路构成方式读写电路构成方式2024/10/11 周五微机原理与应用赵春华498086CPU74LS373GDD74LS245DIRGABRAMI/OI/O设备设备CBBHE/S7S0S1S2A16A19AD0AD15MN/MXCLKREADYRESET8284RESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1S28288ABDB最大工作模式最大工作模式 电路结构：电路结构：控制总线由控制总线由8288总线控制器产生。总线控制器产生。MN/MX=02024/10/11 周五微机原理与应用赵春华50Vcc2019181716151413121112345678910CLKIOB8288S1S2S0DT/RALEAENMRDCAMWCMWTCGNDDENCENIORCAIOWCIOWCMCE/PDENINTA译码器译码器8288：译码译码8086输出输出S2、S1、S0控制控制输输入入MCE/PDENINTA状态状态设码器设码器命令命令信号信号发生器发生器控制控制逻辑逻辑控制控制信号信号发生器发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAEN输出输出命令命令信号信号输出输出控制控制信号信号8086输入输入信号信号IOWC 0 0 0 中断响应中断响应 0 0 1 读读I/O 0 1 0 写写I/O 0 1 1 暂停暂停 1 0 0 取指取指 1 0 1 读存储器读存储器 1 1 0 写存储器写存储器 1 1 1 无效无效S2、S1、S0INTAMRDCMWTC AMWCIORCAIOWCIOWCMRDC8288输出的控制信号输出的控制信号:收发方向收发方向:数据允许信号数据允许信号:DEN地址锁存信号地址锁存信号:ALEDT/R2024/10/11 周五微机原理与应用赵春华51IOB:总线工作方式信号总线工作方式信号=0,系统总线工作方式系统总线工作方式=1,I/O总线工作方式总线工作方式8288的工作状态信号，输入控制的工作状态信号，输入控制8288的工作状态的工作状态IOB=1：外外设设数数据据允允许许信信号号，控控制制外外设设通过通过I/O总线传送数据。总线传送数据。MCE/PDEN:双双功功能能控控制制信信号号IOB=0 MCE输出主控级联允信号主输出主控级联允信号主8259向从向从8259输出级联地址。输出级联地址。系统总线方式下，多总线同步信号，信号有效系统总线方式下，多总线同步信号，信号有效115ns后进行总线切换。后进行总线切换。AEN:CEN：8288片选有效信号，用于多片片选有效信号，用于多片8288协调工作。协调工作。CEN=1该该8288允许工作。允许工作。=0该该8288禁禁 止工作。止工作。CLKCLK：定时时钟，由系统时钟提供。：定时时钟，由系统时钟提供。MCE/PDENINTA状态状态设码器设码器命令命令信号信号发生器发生器控制控制逻辑逻辑控制控制信号信号发生器发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC2024/10/11 周五微机原理与应用赵春华522SYNCDQCK振荡器振荡器3SYNCDQCKFF11DQCKFF211&AEN1RESAEN2ASYNCREADYPCLKCSYNCRDY1RDY2X2X1EFIE/CRESETCLKOSC1110181716151413121234567898284AAEN1AEN2ASYNCRDY2RDY1CSYNCRESX2X1EFIE/CREADYPCLKRESETOSCCLKVCCGND 8284A输出：输出：（1）时时钟钟信信号号，CPU 主主时时钟钟CLK、PCLK（外外部部时时钟钟用用）、1/2 CLK、及及OSC。（2）复位信号）复位信号RESET （3）准备好信号准备好信号READY 2路路I/O输入输入准备好信号准备好信号PWRGOOD内接晶振、外部内接晶振、外部时钟输入信号时钟输入信号自学！自学！2024/10/11 周五微机原理与应用赵春华53最小工作模式最小工作模式：（2）控制总线由）控制总线由CPU引脚引脚直接产生。直接产生。（3）用于构成单处理机小）用于构成单处理机小型系统型系统。（1）MN/MX=1主主存存I/OI/O设备设备CPU245373DBABCB系系统统总总线线MN/MX最大最小工作最大最小工作模式比较模式比较：最大工作模式最大工作模式：（2）控制总线由）控制总线由8288总线总线控制器产生。控制器产生。（3）用于构成多处理机和）用于构成多处理机和数学协处理器大型系统。数学协处理器大型系统。（1）MN/MX=0主主存存I/OI/O设备设备CPU245373DBABCB8288系系统统总总线线MN/MX2024/10/11 周五微机原理与应用赵春华542.1 8086/8088微处理器结构微处理器结构n内部结构内部结构n总线接口单元总线接口单元n执行单元执行单元n寄存器结构寄存器结构n通用寄存器通用寄存器n段寄存器段寄存器n标志寄存器标志寄存器n引脚信号和功能引脚信号和功能n最小最小/大工作模式大工作模式n存储器空间存储器空间存贮器的物理地址（存贮器的物理地址（PA）以字节为最小基本存储单元的顺序编址以字节为最小基本存储单元的顺序编址 从从00000H到到FFFFFH个个单单元元的的20位位绝绝对对地址（地址（220=1024K=1MB空间）空间）存贮器的逻辑地址存贮器的逻辑地址(LA)将将1MB空空间间，小小于于等等于于216=64K连连续续的的存存储储器器为一段，分为多个段。每个段可以独立寻址。为一段，分为多个段。每个段可以独立寻址。段地址：偏移地址段地址：偏移地址的表示方法称的表示方法称逻辑地址。逻辑地址。2AH？HBFH00000H00003H00002H00001HFFFFDHFFFFFHFFFFEH8086存储器空间存储器空间段地址：段的起始地址，（段的编号）是该段的最低地址。段地址：段的起始地址，（段的编号）是该段的最低地址。偏移地址：段内地址的顺序编号。偏移地址：段内地址的顺序编号。2024/10/11 周五微机原理与应用赵春华56区分：逻辑地址和物理地址区分：逻辑地址和物理地址物物理理地地址址是是CPU与与存存储储器器进进行行数数据据交交换换时时实实际际寻寻址址所所使使用用的的地地址址。实实模模式式下下物物理地址为理地址为20位。位。每每个个内内存存单单元元的的物物理理地地址址都都是是唯唯一一的的，同同一一个个物物理理地地址址可可以以由由不不同同的的逻逻辑辑地地址址来构成。来构成。8086同同时时可可有有4个个段段被被激激活活（称称当当前前段段），即即CS代代码码段段、DS数数据据段段、SS堆堆栈栈段段、ES附加数据段。附加数据段。分段之间必须：分段之间必须：1保保持持16个个字字节节或或其其整整数数倍倍为为地地址址间间距。距。216位位段段寄寄存存器器表表示示段段基基址址。段段寄寄存存器加器加1实际上存储器加实际上存储器加16。3段可连续、分散、重迭。段可连续、分散、重迭。代码段代码段00000H00001HFFFFFHFFFFEH数据段数据段堆栈段堆栈段附加段附加段CSESSSDS 8086存储器的分段管理存储器的分段管理物理地址物理地址PA=段地址段地址16+偏移地址偏移地址(EA)（1）可以表为）可以表为0100H：0023H PA=0100H10H+0023H=1023H8086存储器的分段管理存储器的分段管理偏移偏移23H偏移偏移03H（2）也可表为）也可表为0102H：0003H PA=0102H10H+0003H=1023H两段间距为两段间距为20H单元，两种逻辑地址表示同一单元，两种逻辑地址表示同一个物理地址单元个物理地址单元01023H。00000H00001HFFFFFHFFFFEHXX01023H01000H01001H01002H01022H01021H01020H0100H：0000H0102H：0000H0102H：0001H0100H：0001H例：对于物理地址例：对于物理地址1023H单元单元例：n已知已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，DS段有一操作数，其偏移地址段有一操作数，其偏移地址=0204H，1)画出各段在内存中的分布画出各段在内存中的分布2)指出各段首地址指出各段首地址3)该操作数的物理地址该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解：各段分布及段首址见右图所示。各段分布及段首址见右图所示。操作数的物理地址为：操作数的物理地址为：250AH10H+0204H=252A4H2024/10/11 周五微机原理与应用赵春华60字节及字的存放字节及字的存放n每每个个字字节节占占用用一一个个存存储储单单元元。字字符符串串01H,ABH,CDH的的存储情况。存储情况。n每每个个字字占占用用两两个个字字节节的的存存储储单单元元,字字的的存存放放采采用用低低对对低低,高高对对高高的的方方式式，即即IEEE LITTLEENDIA格式格式2024/10/11 周五微机原理与应用赵春华618086存储器高低位库的连接存储器高低位库的连接 nSEL A19A1高位（奇数）库512K 8D15D8SEL A19A1低位（偶数）库512K 8D7D0D15D8D7D0A19A1A0BHE 存储器偶数和奇数地址的读：字存储器偶数和奇数地址的读：字/字节字节8086偶数地址奇数地址8086偶数地址奇数地址8086偶数地址奇数地址8086偶数地址奇数地址偶数地址低地址高地址堆栈及堆栈段的使用n内存中一个按内存中一个按LIFO方式操作的特殊区域方式操作的特