毕业设计（论文）基于DE2的图像采集系统设计与实现.pdf

武汉纺织大学设计论文论文题目：基于DE2的图像采集系统设计与实现院 系 电子与电气工程学院专业班级 电信093_ 一、课题训练内容1.培养学生通过图书馆、互联网等资源查阅相关资料（包括外文资料），训练学生自主获得知识的能力和自学能力；2.培养学生把所学的EDA技术，数字图像处理，Quartus II,Verilog HDL 语言等知识应用到实际中来，并运用所学知识设计方案以及编写程序，提高学 生的创新能力；3.锻炼学生自己查找资料、自己学习的能力；4.锻炼学生的自我创新能力；5.在书写论文的过程中，锻炼学生的语言表达能力、逻辑思维能力、办公 软件使用的能力；6.培养学生与人合作、相互交流的能力。二、设计（论文）任务和要求（包括说明书、论文、译文、计算程序、图纸、作品等数量和质量等具体要求）该课题是基于EDA技术，数字图像处理，Quartus II,Verilog HDL语言等 多学科知识点交叉运用的设计。在整个的设计过程中，主要任务和要求包括：1.大量收集与本课题有关的资料：到图书馆、各大书店寻找图像采集技术 设计以及实现的资料，并认真进行阅读；到各大数据库和相关网站上搜索与本 课题相关的学位论文和相关资料。2.第四周前上交毕业设计开题报告一份。开题报告内容与学校模板要求一 致，字数不少于2000字；经指导教师检查合格后才能进行后续工作。3.理清论文的总体思路，完成主要的研究工作：包括各种模型、算法和实 验。4.完成毕业设计论文，字数不少于15000字。论文包含11个部分：封面、任务书、开题报告、中英文摘要及关键词、目录、正文、参考文献、附录、外 文资料、中文译文、致谢共11个部分。三、毕业设计（论文）主要参数及主要参考资料1.系统功能及主要参数：（1）DE2开发平台和D5M摄像头套件；10ISSI.IS42S16400Datasheet.2001.59友晶科技TRDB-D5MHardwarespecificationV0.2.2009.638夏闻宇编著Verilog数字系统设计教程（第二版）北京航空航天大学.2009.7MentorGraphicsCorporation.ModelSimSETutorial.2004.16AlteraQuartusIIVersion9.0Handbook,2009.35友晶科技DE2UserManual.2005.124AlteraCycloneIIFPGAFamily.Datasheet,2007.23张志刚FPGA与SOPC设计教程一DE2实践西安电子科技大学.2007.62Altera官方网站http:/www.Altera,1友晶官方网站http:/2.主要参考资料:(4)实验部分在QuartusII和VerilogHDL环境下进行;(3)具有存储当前图像的功能；(2)实时采集图像，图像清晰并且无色差；四、毕业设计（论文）进度表武汉纺织大学毕业设计（论文）进度表注：1.本任务书一式两份，一份院（系）留存，一份发给学生，任务完成后附 在说明书内。序 号起止日期计划完成内容实际完成情况检查人签名 检查日期12012.12.1 2012.12.15查阅资料，撰写开题报告22012.12.16 2012.12.29结合理论研究设计系统方案32012.12.302013.1.12分析系统所需的模块，编写Verliog HDL 程序42013.1.13 2013.2.2仿真各模块的功能，对整体 性能进行改进。5201323 2013.3.2整理实验仿真数据6201333 2013.3.30完成英文文献翻译72013.3.31 2013.5.15撰写，修改，定稿论文82013.5.16 2013.5.25制作PPT,准备毕业答辩2.“实际完成情况”和“检查人签名”由教师用笔填写，其余各项均要求打印,打印字体和字号按照武汉纺织大学毕业设计（论文）规范执行。武汉纺织大学毕业设计(论文)开题报告一.课题的意义、所属领域发展状况课题名称基于DE2的图像采集系统设计与实现院系名称电子信息工程学院专 业电子信息工程班 级电子093学生姓名肖俊课程意义：图像采集是视频信号处理系统的前端部分，正在向高速、高分辨 率、高集成化、高可靠性方向发展。图像采集系统在当今工业、军事、医学各个领 域都有着极其广泛的应用，如使用在远程监控、安防、远程抄表、可视电话、工业 控制、图像模式识别、医疗器械等各个领域都有着广泛的应用。图像采集处理器件主要有专用集成芯片(ASIC,Application Specific Integrated Circuit)数字信号处理器(DSP,Digital Signal Process)和现场可编程门阵列(FPGA,Field Programmable Gate Array)以及相关电路组成。近年来，微电子技术和超大规模 的集成电路制造技术的发展，特别现场可编程门阵列FPGA的发展，为提高图像采 集处理系统各种性能提供了新的思路和方法。FPGA是英文FieldProgrammable Gate Array的缩写，即现场可编程门阵列，它 是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用 集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。由于底层图像处理的数据量很大，要求处理速度快，但运算结果相对比较简单，以FPGA作为主要处理芯片的图像采 集处理系统非常适合于对图像进行处理。所属领域发展现状：使用Altera公司FPGA内嵌SOPC架构完成图像的采集、处 理与显示功能，目前在国内还处于初级阶段，Altera的技术支持可以使用FPGA内部 的硬件资源和内部LE进行外部设备的驱动开发等，这样大大减少硬件设计的复杂 性。而且，FPGA实现数字信号处理最显著的特点就是高速性能好：以软件方式控 制操作和运算的系统速度显然无法与纯硬件系统相比，因为软件是通过顺序执行的 方式来完成控制和运算步骤的，而用HDL语言描述的系统是以并行方式工作的。目 前，国内外对基于FPGA这种SOPC技术的需求将呈上升趋势。二.本课题的研究内容本课题研究的是基于DE2的图像采集系统设计与实现。该系统是以FPGA为 核心，用TRDB_D5M摄像头来进行图像采集，通过TRDB_D5M内部带有的模数 转换模块，将采集到的模拟信号转换为数字信号，然后交由FPGA处理，并在DE2 开发板上的SDRAM中存储，随后经过DE2开发板上的数模转换ADV7123芯片，将数字信号转换为模拟信号，通过VGA显示出来。设计方框图如下。CMOS 图像 传感器DATACMOS 传感器 图像采集-T1Baver模式 转化为 30Bit RGBDAT4VGAADCFVAL LVALPCLK 理风VGAmr/Js 控制模块JIS：VS CLK,SPATpCLK/I2C 配置SDRAM控制模块ADDR*SDRAMCT叫FPGA本课题要研究的内容：（一）参考了国内外大量关于图像处理系统的设计方案，在此基础上制定了图 像处理系统的整体设计方案。（二）对FPGA图像处理原理进行了分析研究，设计图像采集模块、图像缓存 模块、图像显示模块和FPGA主控制电路模块及其接口。（三）通过比较分析，选择Altera cyclone II系列FPGA EP2c35作为主控制芯 片,选择友晶科技DE2开发板做为开发平台，友晶科技的CMOS图像传感器 TRDB_D5M作为图像采集的主模块。（四）深入了解Altera公司的Quartus II软件的应用。（五）通过相关仿真软件的使用对单个模块的仿真设计和验证。三.研究方法和研究手段由于本课题涉及的知识比较多，所以在课题的制作过程中需要以下方法：（1）查阅资料。到图书馆借阅与课题相关的书，官网上查找相关资料以及文 献，熟悉课题的研究意义及原理，为课题的研究打下一个良好的基础。（2）对系统功能模块的分析，并论证功能模块的实现方式。（3）硬件熟悉。在熟悉原理的基础上，熟悉DE2开发板，特别是开发板上的 各个主要芯片，以及课题所需接口。（4）驱动编写。查找相关资料熟悉verilog语言，在硬件原理熟悉完成后，进 行需要的模块驱动编写功能测试。（5）整体调试。指导教师签名：年 月 日8夏闻宇编著Verilog数字系统设计教程（第二版）北京航空航天大学.2009.37MentorGraphicsCorporation.ModelSimSETutorial.2004.16AlteraQuartusIIVersion9.0Handbook,2009.35友晶科技DE2UserManual.2005.124AlteraCycloneIIFPGAFamily.Datasheet,2007.23张志刚FPGA与SOPC设计教程一DE2实践西安电子科技大学.2007.62Altera官方网站http:/www.Altera,1友晶官方网站http:/五.参考书目（6）最终下载到DE2开发平台，进行整体测试。方式来进行显示处理。的驱动和控制程序。VGA接口驱动也可以做成IP核，放入NIOSII中，用软核的（5）对于最终的图像显示，我们使用的是VGA显示器，需要编写VGA接口SDRAM控制IP核来实现，这样可以方便的通过NIOSII来控制数据的操作。行分析，并编写SDRAM的读写程序。SDRAM的读写操作也可以使用QII里面的（4）对于数据的处理，考虑缓存在SDRAM里面，这样就需要对SDRAM进（3）对于采集的图像数据进行简单的处理，主要是实现bayer到RGB的转换。CMOS传感器的数据配置，还有时序控制。（2）对CMOS传感器的分析，并用verilog语言编写需要的驱动程序。主要是模块、图像缓存模块以及图像显示模块，并论证功能模块的实现方式。（1）对系统整体的认识以及各功能模块的划分，有图像采集模块、图像转换四.研究步骤摘要图像采集是数字化图像处理的第一步，开发图像采集平台是视觉系统开发 的基础。本文比较了计算机、DSP、ASIC和FPGA在嵌入式实时系统中的应用，分析FPGA在图像实时性采集方面的优势，研究FPGA设计上的灵活性、软硬件 的可编程性、良好的集成性等特点，分析FPGA的设计流程及开发环境。结合实 时图像采集数据量大的特点，确定FPGA作为系统的核心芯片。本课题提出了基于DE2的图像采集系统整体实现方案。首先介绍了在FPGA 中设计12c总线配置模块对CMOS摄像头进行合理的配置，然后简单的进行图像 数据的格式转换。经过转换后的图像信号存储到SDRAM缓存，根据VGA显示原 理及其时序关系，设计了 VGA显示输出控制模块，合成了 VGA工作的控制信号，将图像输出显示。本设计采用Verilog HDL语言编写程序，并用Modelsim等软 件进行联合仿真，然后下载到DE2开发板实现图像采集功能。关键词：FPGA；图像采集；DE2开发板；Verilog HDL；ModelsimABSTRACTThe first step of digital image is image capture,design system of the image capture is the based of employer visual system.This thesis has compared the computer,the digital signal processor,the ASIC and FPGA in the real-time,application of embedded system,analyzed the advantages of the FPGA used to capture images to resolve the problem of real-time,studied the features of FPGA,including design flexibility,programmability of software and hardware,good integration and so on,analyzed the design capture and development environment in the FPGA.Combined with the feature of large mount of data in the real-time image capture,we decided to choose FPGA as the core component in this system.This paper puts forward a general scheme fbr image capture system based on DE2.First introduced the design of I C bus configuration module in FPGA,the reasonable configuration of CMOS camera,then the simple image data format conversion.After the converted image signal stored in the SDRAM cache,according to the VGA display principle and timing relationship,the design of VGA display output control module,VGA controlling signal is synthesized,output and display the image.This design uses Verilog HDL programming language,and use Modelsim software simulation,and then download to the DE2 development board for image capture function.Keywords：FPGA;image capture;DE2 development board;Verilog HDL;Modelsim目 录1.绪论.11.1 图像采集技术概述.11.2 发展趋势.11.3 研究内容.21 3 1实时图像采集.213 2数据格式转化.2L 3 3图像数据的实时储存.2L 3 4图像显示设计.32.FPGA概述与开发环境.32.1可编程逻辑器件.32.2 Cyclone I I 系列的 FPGA 概述.42 2 1主要特性.42 2 2 Cyclone II的结构.42.3开发环境和平台介绍.62 3 1 DE2开发平台.62 3 2 Quarlus II 软件介绍.72 3 3 MDdelSin#绍.92 3 4硬件描述语言介绍.103.系统硬件结构设计.113.1图像传感器.123.2 USB Blaster 电路与 EPCS16.133.3 视频缓存器设计.143.4 视频D/A电路.153 4 1 ADV7123芯片介绍.153 4 2视频D/A转换电路.163.5 VGA 接口电路.164.FPGA内部模块设计.174.1 图像采集模块.184 1 1图像数据捕获模块.184 L 2 I C总线简介.194 13 8出传感器配置模块.214.2图像格式转换模块.224.3图像缓存模块.254 3 1缓存模块设计方案.254 3 2 SDMM控制器模块.254.4 VGA显示模块.265.系统仿真和结果分析.285.1 系统仿真与测试.285 L 1图像数据捕获模块的测试.285 L 2 M3A显示模块的仿真.295.2结果分析.306.总结与展望.326.1工作总结.326.2设计展望.32参考文献.34附 录.35致谢.37武汉纺织大学2013届毕业设计论文1.绪论1.1 图像采集技术概述当今世界进入数字化信息的时代，各种形式的信息以数字化方式存储于各种媒质中，而且越来越多的信息开始由传统的模拟存储和处理方式向数字化存储和处理方式转变。图 像采集技术和改善图像质量的图像处理技术也开始向数字化方向转变。在数字计算机问世 之前，图像处理的共同特点是把图像信息用传统的模拟方式来处理。从第一台数字计算机 问世以来，随着计算机技术的发展与成熟，数字图像采集处理成为一个迅速发展的学科。图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可 靠性方向发展。图像采集系统在当今工业、军事、医学各个领域都有着极其广泛的应用，如使用在远程监控、安防、远程抄表、可视电话、工业控制、图像模式识别、医疗器械等 各个领域都有着广泛的应用。图像采集处理系统大部分采用实时图像采集技术，实时图像采集在现代多媒体技术中 占有极其重要的地位。日常生活中所见到的数码相机、可视电话、多媒体IP电话和电话 会议等产品，实时图像采集是最核心的技术。图像采集的速度、质量直接影响到产品的整 体效果。众所周知，视频图像数字化后数据量非常庞大，对如此大量的数据进行实时处理 是计算机应用领域中技术难度最大的部分。1.2 发展趋势图像采集处理主要由专用集成芯片(ASIC,Application Specific Integrated Circuit)、数 字信号处理器(DSP,Digital Signal Process)和现场可编程门阵列(FPGA,Field Programmable Gate Array)以及相关电路组成。近年来，微电子技术和超大规模的集成电路 制造技术的发展，特别现场可编程门阵列FPGA的发展，为提高图像采集处理系统各种 性能提供了新的思路和方法。FPGA是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为 专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。由于底层图像处理的数据量很大，要求处 理速度快，但运算结果相对比较简单，以FPGA作为主要处理芯片的图像采集处理系统 非常适合于对图像进行处理。使用Altera公司FPGA完成图像的采集、处理与显示功能，目前在国内还处于初级 阶段，Altera的技术支持可以使用FPGA内部的硬件资源和内部LE进行外部设备的驱动 1武汉纺织大学2013届毕业设计论文开发等，这样大大减少硬件设计的复杂性。而且，FPGA实现数字图像采集和处理最显著 的特点就是高速性能好，实时性高，以软件方式控制操作和运算的系统速度显然无法与纯 硬件系统相比，因为软件是通过顺序执行的方式来完成控制和运算步骤的，而用HDL语 言描述的系统是以并行方式工作的。目前，国内外对基于FPGA技术的需求将呈上升趋 势。1.3 研究内容本文主要研究的是基于DE2的图像采集系统设计与实现。采用CMOS摄像头（D5M）+DE2平台+VGA显示器方案，来实现实时的图像采集。本系统能够实时采集视频数据，将采集到的数据进行简单的格式转换，然后通过VGA实时显示出来。研究的主要内容如 下：1.3,1 实时图像采集图像采集前端使用的摄像头分为模拟和数字两大类。模拟摄像头输出的是模拟信号，必须将其通过模数转换，变成数字信号，然后加以压缩后才可以在计算机上运用。数字摄 像头可以直接捕捉影像并输出数字信号，通过串/并口或者USB接口传到计算机里。本设计采用友晶科技川提供的D5M数字相机套件，D5M是500万像素的CMOS传感器摄像头，输出的图像数据是Bayer颜色模式。采用Altera公司cyclone II口】系列的FPGA 完成对D5M的配置，使其能正确的进行视频图像的采集工作。1.3.2 数据格式转化D5M摄像头采用的是Bayer颜色模式,在该模式下得到的图像数据是RAW格式的数 据，即每个像素点只包含一种颜色分量，不能满足输出图像像素要包含R、G、B三个颜 色分量的设计要求，因此需要将Bayer模式图像转换成RGB格式。1.3.3 图像数据的实时储存经格式转换后的数字图像数据是比较大的，FPGA内部存储容量远远不能满足数据 缓存，因此本课题的图像缓存使用的是DE2上带有的一块8MB的SDRAM。由于前端数 据是32位的，DE2只有一颗16 bit的SDRAM,所以设计Sdram_Control_4Port控制模 块同时进行2read、2write来模拟32bit的SDRAM。该模块还完成对SDRAM的初始化、定时刷新和实时读写等功能。2武汉纺织大学2013届毕业设计论文1.3.4 图像显示设计目前外部显示设备大多数是通过模拟VGA接口连接，VGA支持在640 x480的较高 分辨率下同时显示16种色彩或256种灰度，同时在320 x240分辨率下可以同时显示256 种颜色。本课题采用VGA来显示图像，在DE2开发平台上采用ADI公司的ADV7123 进行视频信号的10位D/A转换，转换后的信号连到15脚的D-sub接口作为VGA输出。2.FPGA概述与开发环境2.1 可编程逻辑器件数字电子领域中三种基本的器件类型为存储器、微处理器和逻辑器件。逻辑器件提供 器件间的接口、数据通信、信号处理、数据显示、时序和控制操作以及系统运行等各种特 定功能。它可分为两大类，即固定逻辑器件和可编程逻辑器件。固定逻辑器件中的电路是 永久性的，用于完成一种或一组功能。而可编程逻辑器件可以在任何时候对此类器件进行 修改，以完成多种不同的功能。可编程逻辑器件英文全称为：programmable logic device即PLD。PLD是做为一种通 用集成电路产生的，它的逻辑功能按照用户对器件编程来确定。其两个主要类型是：现场 可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD),这两类可编程逻辑器件的结构不同。大部分CPLD是基于乘积项的结构，而FPGA是基于查找表的结构，这样FPGA更适合 于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。相比固定逻 辑器件，可编程逻辑器件的优点，主要包括以下几个方面：1.在设计过程中为客户提供了更大的灵活性，因为对于可编程逻辑器件来说，设计 反复只需要简单地改变编程文件就可以了，而且设计改变的结果可立即在工作器件中看 到。2.不需要漫长的前置时间来制造原型或正式产品，因为可编程逻辑器件已经十分活 跃于市场中，购买方便。3.不需要客户支付高昂的一次性工程费用(Non-Recurring Engineering,NRE)和购买 昂贵的掩膜组，因为可以在同一个芯片中重复编程，实现不同的功能，这样便可延长产品 的使用周期，从而分摊购买芯片时所花的成本。4.允许客户在需要时仅定购所需要的数量，从而使客户可控库存。3武汉纺织大学2013届毕业设计论文5.可以进行重新编程，有了可编程逻辑器件之后，对于设备新功能的增加和升级，只需要将新的编程文件下载到可编程逻辑器件中，就可以在系统创建新的硬件逻辑。6.有越来越多的知识产权(IP)核心库的支持。用户可以利用这些预定义和预测试的 软件模块在可编程逻辑器件内迅速实现系统功能。可编程逻辑器件的价值在于其能够大大缩短电子产品制造商的开发周期，节 约开发成本，随着可编程逻辑器件集成度的提高，成本的降低，更多口核的面 市，可编程逻辑器件一定会在数字设计领域进一步普及3 02.2 Cyclone II 系列的 FPGA 概述本系统所采用的FPGA芯片属于Cyclone II系列2)FPGA中的EP2c35F672c6。Cyclone II系列器件采用90nm工艺，它将低成本FPGA的密度扩展到了 68 416个逻辑单元(LEs),片内嵌入式存储器的容量最多增加至LIMB,用户I/O最多可达到622个，从而可以在低 成本FPGA上实现复杂的数字系统。2.2.1 主要特性Cyclone II系列FPGA的LE数量在460868 416范围之间变化。器件主要提供逻辑 单元LE,嵌入式18X18位乘法器、专用外部存储器接口电路、4KB嵌入式存储块、锁相 环(PLL)和高速差分I/O等。下表2-1为Cyclone II系列FPGA的性能表。表2T Cyclone II系列FPGA的性能特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70LE数量4608825618 75233 21650 52868 416M4K RAM块数量263652105129250RAM总量块119 808165 888239 616483 840594 4321 152 000内嵌乘法器数量1318263586150锁相环数量224444可用最大I/O 口数量1581823154754506222.2.2 Cyclone II 的结构此系列器件主要由以行、列的方式呈二维分布排列的逻辑阵列块(Logic Array Block,LAB)、M4K存储器块及乘法器组成，锁相环(PLL)为FPGA提供时钟，输入/输出单元(Input/Output Element,IOEs)提供输入输出接口逻辑。逻辑阵列、嵌入式存储器块、嵌入4武汉纺织大学2013届毕业设计论文式乘法器、输入输出单元及锁相环之间可实现各种速度的信号互联。下图为Cyclone II系列FPGA的内部结构示意图叫输入/输出单元输入/输出单元辑列 逻阵M 4 K嵌入式存储器块辑列 逻阵嵌入式乘法器辑列 逻阵M 4 K嵌入式存储器块辑列 逻阵输入/输出单元输入/输出单元图2T Cyclone H系列FPGA的内部结构示意图逻辑单元是Cyclone II系列中可实现用户逻辑定制的最小单元。一个逻辑单元主要由 一个4输入的查询表(LUT),一个可编程寄存器，一条进位链和一条寄存器级联链组成。每16个LE组成一个逻辑阵列块(LAB),另外包括一些内部控制信号以及互联通路。逻辑 阵列的控制信号包括二个时钟信号、二个时钟使能信号、二个异步复位信号、一个同步复 位信号和一个同步加载信号。Cyclone II系列FPGA有片内PLL,并有多达16个全局时钟线的全局时钟网络为逻 辑阵列块、嵌入式存储器块、嵌入式乘法器和输入输出单元提供时钟。Cyclone II系列 FPGA的全局时钟线也可以作为高速输出信号使用。Cyclone II的PLL可以实现FPGA片 内时钟的合成、移相，也可以实现高速差分信号的输出。M4K嵌入式存储器块由带校验的4K位(4096位)真双口(Ture Dual-Port)RAM组亦 可配置成真双口模式、简单双口模式或单口模式的存储器，位宽最高可达36位，存取速 度最高260MHzo M4K嵌入式存储器分布于逻辑阵列块之间。Cyclone II系列FPGA的 M4K嵌入式存储器的容量为119K1152K位不等。每个嵌入式乘法器可以配置成两个9x9或一个18x18的乘法器，处理速度最高可达 250MHzo Cyclone II的嵌入式乘法器在FPGA上按列排列。输入输出单元排列在逻辑阵 列块的行或列的末端，可以提供各种类型的单端或差分逻辑输入/输出。5武汉纺织大学2013届毕业设计论文2.3 开发环境和平台介绍2.3.1 DE2开发平台本次课题是在ALTERA公司提供的DE2。1上完成的，DE2是ALTERA公司针对大学 教学及研究机构推出的FPAG多媒体开发平台。DE2为用户提供了丰富的外设和内部资 源，拥有灵活而可靠的外围接口设计。DE2的硬件框图如图2所示：图2-2 DE2的硬件结构框图DE2提供的资源如下：1、FPGA Cyclone II 系歹U产品中的 FPGA,EP2C35F672C6；串行配置期间EPCS16；2、输入/输出设备 内置USB Blaster电路；10/100M以太网控制器DM9000AE；串行RS232收发器MAX232,IRDA红外收发端口；视频输出VGADAC,ADV7123；支持NTSC和PAL制式的TV解码器ADV7181B以及TV接口;6武汉纺织大学2013届毕业设计论文 USB2.0主从控制器ISP1362；PS/2鼠标、键盘连接器；24位CD品质音频的编解码器WM8371；二个带二极管保护的40脚扩展端口；3、储存器 8MB 的 SDRAM,512KB 的 SRAM,4MB 的 FLASH；SD卡插槽；4、开关，LED,显示器和时钟18个拨动开关；4个按键；18个红色LED,9个绿色LED；8个7段数码管；16X2 的 LCD；27MHz和50MHz的晶振，外部SMA时钟输入。2.3.2 Quartus II 软件介绍Quartus II是Altera公司提供的综合性CPLD/FPGA开发集成环境，支持原理图、VHDL Verilog HDL 以及 AHDL(Altera Hardware Description Language)等多种设计输 入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设 计流程。Quartus II支持Altera的IP核，包含了宏功能模块库，使用户可以充分利用成熟的模 块。良好支持第三方EDA工具，Quartus TT通过和DSP Builder工具与Matlab相结合，可以方便地进行基于FPGA的DSP系统开发。Quartus TT的设计流程如下图：7武汉纺织大学2013届毕业设计论文图2-3 Quartus II的设计流程1.设计输入：包括原理图输入、HDL文本输入、EDIF网表输入、波形输入等儿种 方式。2.设计综合：Quartus II软件使用Quartus II Integrated Synthesis来分析综合输入设 计文件，将高级的设计描述翻译和优化到门级网表。3.布局布线：在Quartus II软件中，布局布线是由Quartus II Fitter来完成的。Quartus II Fitter使用分析综合得到网表数据后，将设计所需的逻辑和时序与可用的硬件资源相互 匹配，为每一个逻辑功能分配最佳的逻辑单元位置，进行布线和时序分析，并选择合适的 内部连接路径和引脚分配。4.电路仿真：电路仿真均属于设计校验，其作用是测试设计的逻辑功能和延时特性。仿真包括功能仿真和时序仿真。5.时序分析：时序分析器可通过三种不同的分析模式分别对传播延时、时序逻辑性 能和建立/保持时间进行分析。6.编程配置：用得到的编程文件通过编程电缆配置PLD,加入实际激励，进行在线 测试。在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电 路后重新测试。8武汉纺织大学2013届毕业设计论文2.3.3 ModelSim 介绍ModelSim为公认的HDL的优秀仿真工具，它提供了最友好的调试环境，采用直接 优化的编译技术，Tcl/Tk技术和单一内核仿真技术，帮助我们更快更好的完成调试工作，是唯一的单内核支持VHDL或Verilog混合仿真的仿真器，它支持IEEE常见的各种硬件 描述语言标准，支持C/C+功能调用和调试。编译的代码与平台无关，便于保护IP核oModelSim主要特点：1.RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；单内核VHDL和Verilog混合仿真；2.源代码模版和助手，项目管理；3.集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象 Virtual Objects Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断 点等众多调试功能；4.C 和 Tcl/Tk 接口，C 调试；5.对SystemC的直接支持，和HDL任意混合；6.支持System Verilog的设计功能；7.对系统级描述语言的最全面支持，System Verilog,SystemC,PSL；8.ASIC Sign off。ModelSim分几种不同的版本：SE、PE、LE和OEM,其中SE是最高级的版 本，而集成在ActelAtmelAltera Xilinx以及Lattice等FPGA厂商设计工具中的均是 其OEM版本。ModelSim SE是主要版本号，也是功能最强大的版本，支持对Verilog和VHDL语言 的混合仿真。除了主要版本外，Mentor公司还为各大FPGA厂商提供OEM版本：XE 是为Xilinx公司提供的OEM版，包括Xilinx公司的库文件；AE是为Altera公司提供的 OEM版，包含Altera公司的库文件；在用特定公司的OEM版进行仿真时不需要编译该 公司的库文件，但是仿真速度等性能指标都要落后于SE的版本。在Altera官网可以下载 带有Altera公司库文件的ModelSim-Altera软件，并且有免费使用版本。使用ModelSim进行仿真时，全部的设计文件都需要编译到一个库中。当所有文件加 入到ModelSim中，并且相关的库建立之后，就可以对源文件进行编译了，完成之后就可 9武汉纺织大学2013届毕业设计论文以加入激励文件进行仿真。用激励源来驱动设计的电路，当设置好并执行仿真后，在波形 窗口将会显示仿真波形，以此波形来调整设计以达到设计要求。2.3.4 硬件描述语言介绍当前，以大规模可编程逻辑器件和EDA工具为基础的设计方法已经成为发展的趋 势。FPGA做为一种高密度的可编程器件，以其优越的性能和可反复编程的特点，在复杂 数字系统设计中得到了越来越广泛的应用。随着电子系统设计正逐渐向大规模和高复杂度 方向发展，传统的使用原理图的方式进行FPGA设计已经越来越不能满足设计的要求。硬件描述语言(HDL,hardware description language)是一种用于设计硬件电子系统 的计算机语言，也是一种用形式化方法来描述数字电路和系统的语言。它是硬件设计人员 和电于设计自动化(EDA)工具之间的界面，其主要目的是用于编写设计文件，建立电子系 统行为级的仿真模型。运用硬件描述语言可以直观、准确地描述数字系统.为逻辑电路的辅助设计提供性能良好的工具网。常见的 HDL 有以下几种：VHDL、Verilog HDL、System Verilog 和 System C。其中 VHDL、Verilog HDL在设计中使用的最多，拥有几乎所有的主流EDA工具的支持。而 System Verilog和System C这两种硬件描述语言还处于完善阶段。VHDL 全名(Very-High-Speed Integrated Circuit Hardware Description Language),它具有更强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大 简化了硬件设计的任务，提高了设计效率和可靠性。VHDL是一种全方位的硬件描述语 言，包括系统行为级，寄存器传输级和逻辑门级多个层次，支持结构、数据流和行为三种 描述形式的混合描述。VHDL具有与硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描 述和系统描述能力,在语言易读性和层次化结构设计方面表现了很强大的生命力和应用潜 力。Verilog HDL(HDL:Hardware Description Language),是一种以文本形式来描述数字 系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字 逻辑系统所完成的逻辑功能。Verilog HDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的 结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。此外，它还提供了编 程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控 10武汉纺织大学2013届毕业设计论文制和运行。Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真 语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。Verilog HDL语言 就是在用途最广泛的C语言基础上发展起来的，语言从C编程语言中继承了多种操作符 和结构。这使得Verilog HDL语言非常易于学习和使用。现在，VHDL和Verilog作为IEEE的工