计算机组成原理课程设计--乘除法运算.doc

计算机组成原理课程设计报告班级： 班 姓名： 学号： 完成时间： 2016.1.9 一、课程设计目的1在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3培养综合实践及独立分析、解决问题的能力。二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。三、 课程设计使用的设备（环境）1硬件l COP2000实验仪l PC机2软件l COP2000仿真软件四、课程设计的具体内容（步骤）1详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点： 总体概述COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。 模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。模型机的缺省的指令集分几大类： 算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。 模型机的寻址方式表1 模型机的寻址方式模型机的寻址方式寻址方式说明指令举例指令说明累加器寻址操作数为累加器ACPL A将累加器A的值取反隐含寻址累加器AOUT将累加器A的值输出到输出端口寄存器OUT寄存器寻址参与运算的数据在R0R3的寄存器中ADD A,R0将寄存器R0的值加上累加器A的值，再存入累加器A中寄存器间接寻址参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中MOV A,R1将寄存器R1的值作为地址，把存储器EM中该地址的内容送入累加器A中存储器直接寻址参与运算的数据在存储器EM中，数据的地址为指令的操作数。AND A,40H将存储器EM中40H单元的数据与累加器A的值作逻辑与运算，结果存入累加器A立即数寻址参与运算的数据为指令的操作数。SUB A,#10H从累加器A中减去立即数10H，结果存入累加器A该模型机微指令系统的特点（包括其微指令格式的说明等）：该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。 微指令格式的说明模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地址则由指令码指定。这24位操作控制信号的功能如表2所示：（按控制信号从左到右的顺序依次说明）表2 微指令控制信号的功能操作控制信号控 制 信 号 的 说 明XRD外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。EMWR程序存储器EM写信号。EMRD程序存储器EM读信号。PCOE将程序计数器PC的值送到地址总线ABUS上。EMEN将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。IREN将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器PC。EINT中断返回时清除中断响应和中断请求标志，便于下次中断。ELPPC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。MAREN将数据总线DBUS上数据打入地址寄存器MAR。MAROE将地址寄存器MAR的值送到地址总线ABUS上。OUTEN将数据总线DBUS上数据送到输出端口寄存器OUT里。STEN将数据总线DBUS上数据存入堆栈寄存器ST中。RRD读寄存器组R0R3，寄存器R?的选择由指令的最低两位决定。RWR写寄存器组R0R3，寄存器R?的选择由指令的最低两位决定。CN决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。FEN将标志位存入ALU内部的标志寄存器。X2X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。X1X0WEN将数据总线DBUS的值打入工作寄存器W中。AEN将数据总线DBUS的值打入累加器A中。S2S2、S1、S0三位组合决定ALU做何种运算。S1S0COP2000中有7个寄存器可以向数据总线输出数据, 但在某一特定时刻只能有一个寄存器输出数据. 由X2,X1,X0决定那一个寄存器输出数据。X2 X1 X0输出寄存器0 0 0IN_OE 外部输入门0 0 1IA_OE 中断向量0 1 0ST_OE 堆栈寄存器0 1 1PC_OE PC寄存器1 0 0D_OE 直通门1 0 1R_OE 右移门1 1 0L_OE 左移门1 1 1没有输出COP2000中的运算器由一片EPLD实现. 有8种运算, 通过S2,S1,S0来选择。运算数据由寄存器A及寄存器W给出, 运算结果输出到直通门D。S2 S1 S0功能0 0 0A+W 加0 0 1A-W 减0 1 0A|W 或0 1 1A&W 与1 0 0A+W+C 带进位加1 0 1A-W-C 带进位减1 1 0A A取反1 1 1A 输出A2. 计算机中实现乘法和除法的原理（1）无符号乘法算法流程图：开 始输入被乘数、乘数，初始化过程积N乘数为0？N输出结果OUT乘数最后一位为1？N结束Y计算过程积被乘数左移一位乘数右移一位硬件原理框图：判断乘数是否为零判断乘数最后一位是否为1RDL被乘数R0R1中间积 ALU乘数中间积R2AR3W乘数右移被乘数左移（2）无符号除法算法流程图：开始输入被除数，除数初始化商为0，过程除数先初始化等于除数除数为0？YN过程除数左移一位N过程除数的最高位为1？Y过程除数小于除数？Y输出商OUT;输出余数OUT；N余数大于等于过程除数？Y结束Y过程除数右移一位；商左移一位被除数减去过程除数得到新的被除数过程除数右移一位；商左移一位并且加1硬件原理框图：左移、右移过程除数R0RDL被除数R1中间积 ALU商R2存除数AR3WR1-R0R2+13对应于以上算法如何分配使用COP2000实验仪中的硬件（初步分配，设计完成后再将准确的使用情况填写在此处）（1） 无符号乘法的硬件分配情况硬件名称实现算法功能描述寄存器R0计算时用来存放过程积和结果积寄存器R1 初始化时，用来存放被乘数； 在程序执行的过程中，用来存放向左移位后的被乘数。寄存器R2 初始化时，用来存放乘数； 在程序执行的过程中，用来存放向右移位后的乘数。累加器A执行ADD A,R?（加法）、SHL R?（左移一位）、SHR R?（右移一位）等命令时所必须使用的寄存器。寄存器W执行ADD A,R?（加法）、CHECK R?,#II（检测乘数最后一位是否为1）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC 控制程序按顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器PC向微程序存储器M提供相应微指令的地址。微程序存储器M存储相应指令的微指令。输出寄存器OUT将运算结果（R0）输出到输出寄存器OUT。堆栈ST当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序能够正常地执行。（2）无符号除法 无符号除法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：表4 无符号除法的硬件分配情况硬件名称实现算法功能描述寄存器R0初始化时，用来存放除数在程序执行过程中，用来存放向右移位后的过程除数寄存器R1初始化时，用来存放被除数；寄存器R2在程序执行过程中，用来保存当前算得的商。寄存器R3初始化时，用来保存除数，运算过程中其值也不改变。累加器A 计算时用来存放中间结果； 执行CMP R?,A(比较) SUB A,R?（减法）等命令时所必须使用的寄存器。寄存器W执行SUB A,R?（减法）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC 控制程序按顺序正常执行； 当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。 当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器PC向微程序存储器M提供相应微指令的地址。微程序存储器M存储相应指令的微指令。输出寄存器OUT将运算结果输出到输出寄存器OUT（R2：商，R1：余数）。堆栈ST当存储于累加器A的值将要受到破坏时，将其数据保存在堆栈ST中，使程序能够正常地执行。4在COP2000集成开发环境下设计全新的指令/微指令系统设计结果如表所示（可按需要增删表项）（1） 新的指令集（如果针对乘除法设计了两个不同指令集要分别列表）助记符机器码1机器码2指令说明_FATCH_000000XX 00-03 实验机占用，不可修改。复位后，所有寄存器清0，首先执行 _FATCH_ 指令取指M0V R?,#II000001XX 04-07II将立即数II送到寄存器R?中MOV A,R?000010XX 08-0B将寄存器R?的值送到累加器A中ADD R?,A000011XX 0C-0F将寄存器R?的值加入累加器A中ADD R?,#II000100XX 10-13II将立即数II加入寄存器R?中SUB R?,A000101XX 14-17从累加器A中减去寄存器R?的值CHECK R?,#II000110XX 18-1BIIJMP MM000111XX 1C-1FMMZF=1，跳转JC MM001000XX 20-23MMCF=1，跳转JZ MM001001XX 24-27MM无条件跳转未使用001010XX 28-2BSHL R?001011XX 2C-2F左移SHR R?001100XX 30-33右移CMP R?,A001101XX 34-37比较OUT R?001110XX 38-3B输出（2） 新的微指令集助记符状态微地址微程序数据输出数据打入地址输出运算器移位控制mPCPC_FATCH_T000CBFFFF浮空指令寄存器IRPC输出A输出写入+101FFFFFF浮空浮空A输出+102FFFFFF浮空浮空A输出+103FFFFFF浮空浮空A输出+1MOV R?,#IIT104C7FBFF存储器值EM寄存器R?PC输出A输出+1T005CBFFFF浮空指令寄存器IRPC输出A输出写入+106FFFFFF浮空浮空A输出+107FFFFFF浮空浮空A输出+1MOV A,R?T108FFF7F7寄存器值R?寄存器W浮空A输出+1T009CBFFFF浮空指令寄存器IRPC输出A输出+10AFFFFFF浮空浮空A输出+10BFFFFFF浮空浮空A输出+1ADD R?,AT20CFFF7EF寄存器R?寄存器W浮空A输出+1T10DFFFA98ALU直通寄存器R?标志位C,Z浮空加运算+1T00ECBFFFF浮空指令寄存器IRPC输出A输出写入+10FFFFFFF浮空浮空A输出+1ADD R?,#IIT310FFF7F7寄存器值R?寄存器A浮空A输出+1T211C7FFEF存储器值EM寄存器WPC输出A输出写入+1T112FFFA98ALU直通寄存器R?标志位C,Z浮空加运算+1T013CBFFFF浮空指令寄存器IRPC输出A输出写入+1SUB R?,AT314FFFF8FALU直通寄存器W浮空A输出+1T215FFF7F7寄存器R?寄存器A浮空A输出+1T116FFFA99ALU直通寄存器R?标志位C,Z浮空减运算+1T017CBFFFF浮空指令寄存器IRPC输出A输出写入+1CHECK R?,#IIT318C7FFEF存储器值EM寄存器WPC输出A输出+1+1T219FFF7F7寄存器值R?寄存器A浮空A输出+1T11AFFFE93ALU直通寄存器A标志位C,Z浮空与运算+1T01BCBFFFF浮空指令寄存器IRPC输出A输出写入+1JMP MMT11CC6FFFF存储器EM寄存器PCPC输出A输出+1写入T01DCBFFFF浮空指令寄存器IRPC输出A输出写入+11EFFFFFF浮空浮空A输出+11FFFFFFF浮空浮空A输出+1JC MMT120C6FFFF存储器值EM寄存器PCPC输出A输出+1写入T021CBFFFF浮空指令寄存器IRPC输出A输出写入+122FFFFFF浮空浮空A输出+123FFFFFF浮空浮空A输出+1JZ MMT124C6FFFF存储器值EM寄存器PCPC输出A输出+1写入T025CBFFFF浮空指令寄存器IRPC输出A输出写入+1未使用26FFFFFF浮空浮空A输出+107FFFFFF浮空浮空A输出+128FFFFFF浮空浮空A输出+129FFFFFF浮空浮空A输出+12AFFFFFF浮空浮空A输出+12BFFFFFF浮空浮空A输出+1SHL R?T22CFFF7F7寄存器值R?寄存器A浮空A输出+1T12DFFF9DFALU左移寄存器R?浮空A输出左移+1T02ECBFFFF浮空指令寄存器IRPC输出A输出写入+12FFFFFFF浮空浮空A输出+1SHR R?T230FFF7F7寄存器值R?寄存器A浮空A输出+1T131FFF9BFALU右移寄存器R?浮空A输出右移+1T032CBFFFF浮空指令寄存器IRPC输出A输出写入+1CMP R?,AT334FFFF8FALU直通寄存器W浮空A输出+1T235FFF7F7寄存器值R?寄存器A浮空A输出+1T136FFFE99ALU直通标志位C,Z浮空减运算+1T037CBFFFF浮空指令寄存器IRPC输出A输出写入+1OUT R?T238FFD7FF寄存器值R?用户OUT浮空A输出+1T139FFD7F7寄存器值R?寄存器A 用户OUT浮空A输出+1T03ACBFFFF浮空指令寄存器IRPC输出A输出写入+13BFFFFFF浮空浮空A输出+15设计完成的新指令集编写实现无符号二进制乘法、除法功能的汇编语言程序（1）乘法4位乘法的算法流程图与汇编语言程序清单：乘法算法流程图开 始输入被乘数、乘数，初始化过程积N乘数为0？N输出结果OUTN乘数最后一位为1？结束Y计算过程积被乘数左移一位乘数右移一位汇编语言程序MOV R0,#00H ;中间积MOV R1,#9 ;被乘数MOV R2,#6 ;乘数LAB : CHECK R2,#0FH JZ LAST CHECK R2,#01H JZ NEXT MOV A,R1 ADD R0,ANEXT : SHL R1 SHR R2 JMP LABLAST : OUT R0LAST1：JMP LAST1（2）除法 4位除法的算法流程图与汇编语言程序清单：除法算法流程图：开始输入被除数，除数初始化商为0，过程除数先初始化等于除数除数为0？YN过程除数左移一位N过程除数的最高位为1？Y过程除数小于除数？Y输出商OUT;输出余数OUT；N余数大于等于过程除数？Y结束Y过程除数右移一位；商左移一位被除数减去过程除数得到新的被除数过程除数右移一位；商左移一位并且加1汇编语言程序MOV R0,#8 ;过程除数 MOV R1,#33 ;初始化被除数 MOV R2,#0 ;初始化商 MOV R3,#8 ；R3用于保存除数，值不改变 CHECK R0,#0FH JZ LAST LOOP:CHECK R0,#80H JZ LOOP1 JMP BEGIN LOOP1:SHL R0 JMP LOOP BEGIN: MOV A,R3 CMP R0,A JC LAST MOV A,R0 CMP R1,A JC ONE MOV A,R0 SUB R1,A SHL R2 ADD R2,#1 SHR R0 JMP BEGINONE: SHL R2 SHR R0 JMP BEGINLAST:OUT R2LAST1:JMP LAST16上述程序的运行情况（跟踪结果）按下表填写描述以上各程序运行情况的内容。按每个程序一张表进行。程序运行的过程无符号乘法汇 编 指 令程序地址机器码指令说明微程序PC mPC运行时寄存器或存储器的值MOV R0，#000010400初始化过程积C7FBFFCBFFFF01020405R0=00HMOV R1，#902030509初始化被乘数C7FBFFCBFFFF03040405R1=09HMOV R2，#604050606初始化乘数C7FBFFCBFFFF05060405R2=06HLAB:CHECK R2，#0FH06071A0F检测乘数是否为0（将0FH送至寄存器W,将R2送至寄存器A中，进行与运算，结果由D送至A中。）C7FFEFFFF7F7FFFE93CBFFFF0708080818191A1BW=0FHA=06HJZ LAST08092414乘数为0（ZF=1），则跳转到LASTC6FFFFCBFFFF090A2425CHECK R2，#01H0A0B1A01检测乘数最后一位是否为1（将01H送至寄存器W,将R2送至寄存器A中，进行与运算，结果由D送至A中。）C7FFEFFFF7F7FFFE93CBFFFF0B0C0C0C18191A1BW=01HA=06HJZ NEXT0C0D2410乘数最后一位为0(ZF=1)，则跳转到NEXTC6FFFFCBFFFF0D102425NEXT:SHL R1102D被乘数左移一位(将R1值送至寄存器A中，左移将L中的值送回R1)FFF7F7FFF9DFCBFFFF1111112C2D2ER1=12HSHR R21132乘数右移一位(将R2值送至寄存器A中，右移将R中的值送回R2)FFF7F7FFF9BFCBFFFF121212303132R2=03HJMP LAB12131C06无条件跳转至LABC6FFFFCBFFFF13061C1DLAB:CHECK R2，#0FH06071A0F检测乘数是否为0（将0FH送至寄存器W,将R2送至寄存器A中，进行与运算，结果由D送至A中。）C7FFEFFFF7F7FFFE93CBFFFF0708080818191A1BW=0FHA=03HJZ LAST08092414乘数为0（ZF=1），则跳转到LASTC6FFFFCBFFFF090A2425CHECK R2，#01H0A0B1A01检测乘数最后一位是否为1（将01H送至寄存器W,将R2送至寄存器A中，进行与运算，结果由D送至A中。）C7FFEFFFF7F7FFFE93CBFFFF0B0C0C0C18191A1BW=01HA=03HJZ NEXT0C0D2410乘数最后一位为0(ZF=1)，则跳转到NEXTC6FFFFCBFFFF0D0E2425MOV A,R10E09将被乘数R1送至寄存器A中FFF7F7CBFFFF0F0F0809A=12HADD R0，A0F0C过程积加上被乘数(将R0上送至W中，A与W做加法运算)FFF7EFFFFA98CBFFFF1010101C1D1ER0=12HNEXT:SHL R1102D被乘数R1左移一位(将R1值送至寄存器A中，左移将L中的值送回R1)FFF7F7FFF9DFCBFFFF1111112C2D2ER1=24HSHR R21132乘数右移一位(将R2值送至寄存器A中，右移将R中的值送回R2)FFF7F7FFF9BFCBFFFF121212303132R2=01HJMP LAB12131C06无条件跳转至LABC6FFFFCBFFFF13061C1DLAB:CHECK R2，#0FH06071A0F检测乘数是否为0（将0FH送至寄存器W,将R2送至寄存器A中，进行与运算，结果由D送至A中。）C7FFEFFFF7F7FFFE93CBFFFF0708080818191A1BW=0FHA=01HJZ LAST08092414乘数为0（ZF=1），则跳转到LASTC6FFFFCBFFFF090A2425CHECK R2，#01H0A0B1A01检测乘数最后一位是否为1（将01H送至寄存器W,将R2送至寄存器A中，进行与运算，结果由D送至A中。）C7FFEFFFF7F7FFFE93CBFFFF0B0C0C0C18191A1BW=01HA=01HJZ NEXT0C0D2410乘数最后一位为0(ZF=1)，则跳转到NEXTC6FFFFCBFFFF0D0E2425MOV A,R10E09将被乘数R1送至寄存器A中FFF7F7CBFFFF0F0F0809A=24HADD R0，A0F0C过程积加上被乘数(将R0上送至W中，A与W做加法运算)FFF7EFFFFA981010100C0D0EW=12HR0=36HNEXT:SHL R1102D被乘数左移一位(将R1值送至寄存器A中，左移将L中的值送回R1)FFF7F7FFF9DFCBFFFF1111112C2D2ER1=48HSHR R21132乘数右移一位(将R2值送至寄存器A中，右移将R中的值送回R2)FFF7F7FFF9BFCBFFFF121212303132R2=00HJMP LAB12131C06无条件跳转至LABC6FFFFCBFFFF13061C1DLAB:CHECK R2，#0FH06071A0F检测乘数是否为0（将0FH送至寄存器W,将R2送至寄存器A中，进行与运算，结果由D送至A中。）C7FFEFFFF7F7FFFE93CBFFFF0708080818191A1BW=OFHA=00HJZ LAST08092414乘数为0（ZF=1），则跳转到LASTC6FFFFCBFFFF09142425LAST:OUT R01438将结果积R0输出到OUT寄存器FFD7FFCBFFFF151538390UT=R0=36H无符号除法（商可以是8位的通用除法）汇 编 指 令程序地址机器码指令说明微程序PC mPC运行时寄存器或存储器的值MOV R0，#800010408初始化过程除数C7FBFFCBFFFF01020405R0=08HMOV R1，#3302030521初始化被除数C7FBFFCBFFFF03040405R3=33HMOV R2，#004050600初始化商C7FBFFCBFFFF05060405R1=08HMOV R3，#806070708保持除数C7FBFFCBFFFF07080405R2=00HCHECK R0，#0FH0809180F检测除数是否为0（将0FH送至W中，除数R0送至A中，进行与运算，结果保存在A中）C7FFEFFFF7F7FFFE93CBFFF090A0A0A18191A1BW=0FHA=08HJZ LAST0A0B2429除数若为0(ZF=1),跳转到LASTC6FFFFCBFFFF0B0C2425LOOP:CHECK R0，#80H0C0D1880检测除数最高位是否为1（将80H送至W中，过程除数R0送至A中，进行与运算，结果保存在A中）C7FFEFFFF7F7FFFE93CBFFFOD0E0E0E18191A1BW=80HA=08HJZ LOOP10E0F2412过程除数的最高位为0(ZF=1),跳转到LOOP1C6FFFFCBFFFF0F122425LOOP1：SHL R0122C过程除数左移一位(过程除数R0送至A中，左移一位，结果L再送回R0)FFF7F7FFF9DFCBFFFF1313132C2D2ER0=10