课程-IC原理--CMOS数字IC的图设计.pptx

1第第8章章 CMOS数字数字IC的版图设计的版图设计2目录目录8.1 CMOS IC 版图设计技巧版图设计技巧 8.2 硅栅硅栅CMOS 版图和工艺的关系版图和工艺的关系8.3 CMOS电路版图举例电路版图举例3 8.1 CMOS IC 版图设计技巧版图设计技巧 1、布局要合理、布局要合理（1）引引出出端端分分布布是是否否便便于于使使用用或或与与其其他他相相关关电电路路兼兼容容，是否符合管壳引出线排列要求。是否符合管壳引出线排列要求。（2）特特殊殊要要求求的的单单元元是是否否安安排排合合理理，如如p阱阱与与p管管漏漏源源p+区区离离远远一一些些，使使寄寄生生PNP管管 pnp，抑抑制制Latch-up效效应，尤其是输出级更应注意。应，尤其是输出级更应注意。（3）布布局局是是否否紧紧凑凑，以以节节约约芯芯片片面面积积，一一般般尽尽可可能能将将各单元设计成方形。各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温度）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。分布是否合理。4 2、单元配置恰当、单元配置恰当 （1）芯片面积降低）芯片面积降低10%，管芯成品率，管芯成品率/圆片圆片 可提高可提高15 20%。（2）多用并联形式，如或非门，少用串联）多用并联形式，如或非门，少用串联形式，如与非门。形式，如与非门。（3）大跨导管采用梳状或马蹄形，小跨导）大跨导管采用梳状或马蹄形，小跨导管采用条状图形，使图形排列尽可能规整。管采用条状图形，使图形排列尽可能规整。5 3、布线合理、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。长连线选用金属。多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。注意VDD、VSS布线，连线要有适当的宽度。容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。6 4、CMOS电路版图设计对布线和接触孔的电路版图设计对布线和接触孔的特殊要求特殊要求（1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。采用接衬底的环行VDD布线。增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。尽量使VDD、VSS接触孔的长边相互平行。接VDD的孔尽可能离阱近一些。接VSS的孔尽可能安排在阱的所有边上（P阱）。7（2）尽量不要使多晶硅位于）尽量不要使多晶硅位于p+区域上区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使多晶硅。（3）金属间距应留得较大一些（）金属间距应留得较大一些（3 或或4）因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。8 5、双层金属布线时的优化方案、双层金属布线时的优化方案 （1）全局电源线、地线和时钟线用第二层金属线。（2）电源支线和信号线用第一层金属线（两层金属之间用通孔连接）。（3）尽可能使两层金属互相垂直，减小交叠部分得面积。91.阱做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底2.有源区做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层3.多晶硅做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4.有源区注入P+、N+区（select)。做源漏及阱或衬底连接区的注入5.接触孔多晶硅，注入区和金属线1接触端子。6.金属线1做金属连线，封闭图形处保留铝7.通孔两层金属连线之间连接的端子8.金属线2做金属连线，封闭图形处保留铝 8.2 硅栅硅栅CMOS 版图和工艺的关系版图和工艺的关系10N wellP well CMOS反相器版图流程反相器版图流程(1)1.阱阱做做N阱和阱和P阱封闭图形，阱封闭图形，窗口注入形成窗口注入形成P管和管和N管的衬底管的衬底11N diffusion CMOS反相器版图流程反相器版图流程(2)2.有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层12P diffusion CMOS反相器版图流程反相器版图流程(2)2.有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层13Poly gate CMOS反相器版图流程反相器版图流程(3)3.多晶硅多晶硅做硅栅和多晶硅连线。做硅栅和多晶硅连线。封闭图形处，保留多晶硅封闭图形处，保留多晶硅 14N+implant CMOS反相器版图流程反相器版图流程(4)4.有源区注入有源区注入P+，N+区（区（select)。15P+implant CMOS反相器版图流程反相器版图流程(4)4.有源区注入有源区注入P+、N+区（区（select)。16contact CMOS反相器版图流程反相器版图流程(5)5.接触孔接触孔多晶硅，注入区和金属线多晶硅，注入区和金属线1接触端子。接触端子。共用栅共用栅NMOS漏漏NMOS源源PMOS漏漏PMOS源源NMOS源接源接VSS孔孔PMOS源接源接VDD孔孔17Metal 1 CMOS反相器版图流程反相器版图流程(6)6.金属线金属线1做金属连线，封闭图形处保留铝做金属连线，封闭图形处保留铝 inoutVssVDD18via CMOS反相器版图流程反相器版图流程(7)7.通孔通孔两层金属连线之间连接的端子两层金属连线之间连接的端子19Metal 2 CMOS反相器版图流程反相器版图流程(8)8.金属线金属线2做金属连线，封闭图形处保留铝做金属连线，封闭图形处保留铝inputoutput20VDDGND VDDGNDinverter：Schematic:Layout:inputoutputm1m2m2m1 21 1.有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。2.有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。3.至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。4.有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区，P+注入区比所交有源区要大些。须解释的问题：须解释的问题：225.有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区，N+注入区比所交有源区要大些。6.两层半布线 金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。7.三层半布线 金属1，金属2，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。238.3 CMOS电路版图举例电路版图举例 1)典型典型N阱阱CMOS工艺的剖面图工艺的剖面图2)Simplified CMOS Process Flow3)铝栅、硅栅铝栅、硅栅MOS器件的版图器件的版图4)CMOS电路版图举例电路版图举例 24 1)典型典型N阱阱CMOS工艺的剖面图工艺的剖面图源源硅栅硅栅漏漏薄氧化层薄氧化层金属金属场氧化层场氧化层p-阱阱n-衬底衬底（FOX）低氧低氧25CMOS processp+p+p-26Process(Inverter)p-subP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactN-wellGND低氧低氧场氧场氧p-subp+InVDDS G DD G S图例图例27Layout and Cross-Section View of InverterInTop View or LayoutCross-Section ViewP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well图例图例28Process field oxidefield oxidefield oxide292)Simplified CMOS Process FlowCreate n-well and active regionsGrow gate oxide(thin oxide)Deposit and pattern poly-silicon layerImplant source and drain regions,substrate contactsCreate contact windows,deposit and pattern metal layers30N-well,Active Region,Gate OxideCross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET31Poly-silicon Layer Top ViewCross-Section32N+and P+RegionsTop ViewOhmic contactsCross-Section33SiO2 Upon Device&Contact EtchingTop ViewCross-Section34Metal Layer by Metal EvaporationTop ViewCross-Section35A Complete CMOS InverterTop ViewCross-Section36DiffusionSiO2FETFETPolysilicon37Transistor-LayoutTransistor-LayoutDiffusionPolysilicon38layerslayersN-DiffusionPoly-siliconMetal 1Metal 2SiO2SiO2SiO2P-Diffusion39Via and ContactsVia and ContactsDiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 140Inverter ExampleInverter ExampleMetal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff ContactGND413)铝栅、硅栅铝栅、硅栅MOS器件的版图器件的版图硅栅硅栅MOS器件器件铝栅铝栅MOS器件器件424)MOS电路版图举例电路版图举例(1)铝栅铝栅CMOS电路版图设计规则电路版图设计规则(2)铝栅铝栅MOS工艺掩膜版的说明工艺掩膜版的说明(3)铝栅工艺铝栅工艺CMOS版图举例版图举例(4)硅栅硅栅MOS器件器件工工艺艺的的流流程程(5)硅栅工艺硅栅工艺MOS电路版图举例电路版图举例(6)RS触发器触发器43(1)铝栅铝栅CMOS电路电路版图设计规则版图设计规则44p+Al1n+图图1的说明的说明a 沟道长度沟道长度 3b GS/GD覆盖覆盖c p+，n+最小宽度最小宽度3d p+，n+最小间距最小间距3e p阱与阱与n+区间距区间距2f 孔距扩散区最小间距孔距扩散区最小间距 2g Al覆盖孔覆盖孔孔孔 2 3或或 3 3h Al栅跨越栅跨越p+环环i Al最小宽度最小宽度4j Al最小间距最小间距345Source/Drain:Photomask(dark field)Clear GlassChromiumCross Section(2)铝栅铝栅MOS工艺掩膜版的说明工艺掩膜版的说明46Gate:Photomask(dark field)Clear GlassChromiumCross Section47Contacts:Photomask(dark field)Clear GlassChromiumCross Section48Metal Interconnects:Photomask(light field)ChromiumClear GlassCross Section49 (3)铝栅工艺铝栅工艺CMOS反相器版图举例反相器版图举例 图2为铝栅CMOS反相器版图示意图。可见，为了防止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p+环包围起来，p沟器件用n+环隔离开，p+、n+环都以反偏形式接到地和电源上，消除两种沟道间漏电的可能。50图2 铝栅CMOS反相器版图示意图 图图2 版图分解：版图分解：1.刻刻P阱阱2.刻刻P+区区/保护环保护环3.刻刻n+区区/保护带保护带4.刻栅、预刻接触孔刻栅、预刻接触孔5.刻接触孔刻接触孔6.刻刻Al 7.刻纯化孔刻纯化孔P+区保护环区保护环n+区区/保护带保护带513版图分解：1.刻P阱 2.刻P+区/环3.刻n+区4.刻栅、预刻接触孔5.刻接触孔6.刻Al 7.刻纯化孔 524版图分解：1.刻P阱 2.刻P+区/环3.刻n+区4.刻栅、预刻接触孔5.刻接触孔6.刻Al 7.刻纯化孔53(4)硅栅硅栅MOS器件器件工工艺艺的的流流程程刻刻有有源源区区正胶正胶54刻多晶硅与自对准掺杂刻多晶硅与自对准掺杂Self-Align Doping55刻刻接接触触孔孔、反反刻铝刻铝 field oxide(FOX)metal-poly insulator thin oxide56(5)硅栅硅栅NMOS反相器版图举例反相器版图举例1、E/E NMOS反相器反相器 刻有源区 刻多晶硅 刻接触孔 反刻Al 图5 E/E NMOS反相器版图示意图57E/D NMOS 反相器 刻有源区刻耗尽注入区刻多晶硅刻PMOS管S、D刻NMOS管S、D刻接触孔 反刻Al 图6 E/D NMOS 反相器版图 58 硅栅硅栅CMOS与非门版图举例与非门版图举例 刻P阱刻p+环刻n+环刻有源区刻多晶硅刻PMOS管S、D刻NMOS管S、D刻接触孔反刻Al 图7 硅栅CMOS与非门版图 59860硅栅硅栅P阱阱CMOS反相器版图设计反相器版图设计举举例例5.刻刻NMOS管管S、D6.刻接触孔刻接触孔7.反刻反刻Al(W/L)p=3(W/L)n1.刻刻P阱阱2.刻有源区刻有源区3.刻多晶硅栅刻多晶硅栅4.刻刻PMOS管管S、D611.刻刻P阱阱2.刻有源区刻有源区3.刻多晶硅栅刻多晶硅栅624.刻刻PMOS管管S、D5.刻刻NMOS管管S、D63VDDVoViVss7.反刻反刻Al6.刻接触孔刻接触孔VDDViVssVo64光刻光刻1与光刻与光刻2套刻套刻光刻光刻2与光刻与光刻3套刻套刻65光刻光刻3与光刻与光刻4套刻套刻光刻胶保护光刻胶保护光刻光刻4与光刻与光刻5套刻套刻光刻胶保护光刻胶保护刻刻PMOS管管S、D刻刻NMOS管管S、DDDSS66光刻光刻5与光刻与光刻6套刻套刻VDDViVssVo光刻光刻6与光刻与光刻7套刻套刻VDDViVDDVoViVssVDDViVssVo67ViVoT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssVoVDD