资源描述
数字电路基础知识数字电路基础知识 数字信号和模拟信号数字信号和模拟信号电子电路中信号电子电路中信号模拟信号模拟信号数字信号数字信号时间连续信号时间连续信号时间和幅度都是离散时间和幅度都是离散1第1页模拟信号：模拟信号：tu正弦波信号正弦波信号t锯齿波信号锯齿波信号u2第2页研究模拟信号时，我们重视电路研究模拟信号时，我们重视电路输入、输出信号间大小、相位关系。输入、输出信号间大小、相位关系。对应电子电路就是模拟电路，包含交对应电子电路就是模拟电路，包含交直流放大器、滤波器、信号发生器等。直流放大器、滤波器、信号发生器等。在模拟电路中，晶体管普通工作在模拟电路中，晶体管普通工作在放大状态。在放大状态。3第3页数字信号：数字信号：数字信号数字信号产品数量统计。产品数量统计。数字表盘读数。数字表盘读数。数字电路信号：数字电路信号：tu4第4页研究数字电路时重视电路输出、输研究数字电路时重视电路输出、输入间逻辑关系，所以不能采取模拟入间逻辑关系，所以不能采取模拟电路分析方法。主要工具是逻辑代电路分析方法。主要工具是逻辑代数，电路功效用真值表、逻辑表示数，电路功效用真值表、逻辑表示式及波形图表示。式及波形图表示。在数字电路中，三极管工作在开关在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。状态，即工作在饱和和截止状态。5第5页第二章第二章 门电路和组合逻辑电路门电路和组合逻辑电路 2.1 概述概述 2.2 分离元件门电路分离元件门电路 2.3 TTL集成门电路集成门电路 2.4 MOS门电路门电路2.5 逻辑代数逻辑代数 2.6 组合逻辑电路分析组合逻辑电路分析2.7 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路2.8 几个惯用中规模组件几个惯用中规模组件6第6页 2.1 概述概述在数字电路中，门电路是最基本逻辑在数字电路中，门电路是最基本逻辑元件。门电路输入信号于输出信号之间存元件。门电路输入信号于输出信号之间存在一定逻辑关系，所以门电路又称逻辑门在一定逻辑关系，所以门电路又称逻辑门电路。门电路是用以实现逻辑关系电子电电路。门电路是用以实现逻辑关系电子电路，与基本逻辑关系相对应，门电路主要路，与基本逻辑关系相对应，门电路主要有：有：与门与门、或门或门、与非门与非门、或非门或非门、异或异或门门等。等。在数字电路中，门电路输入输出信号在数字电路中，门电路输入输出信号都是用电位（电平）高低来表示。普通用都是用电位（电平）高低来表示。普通用高电平代表高电平代表1、低点平代表、低点平代表0，即所谓，即所谓正逻正逻辑系统辑系统。7第7页 ViVoKVccR100VVcc只要能判断高只要能判断高低电平即可低电平即可K开开-Vo=1,输出高电平输出高电平K合合-Vo=0,输出低电平输出低电平可用三极可用三极管代替管代替8第8页R1R2AF+uccuAtuFt+ucc0.3V三极管开关特征（截止区三极管开关特征（截止区饱和区）：饱和区）：截止截止饱和饱和9第9页 2.2 分离元件门电路分离元件门电路 一、二极管与门一、二极管与门FD1D2AB+12V10第10页“与与”逻辑逻辑A、B、C都具备时，事件都具备时，事件F才发生。才发生。EFABC&ABCF逻辑符号逻辑符号11第11页F=ABC逻辑式逻辑式逻辑乘法逻辑乘法逻辑与逻辑与AFBC00001000010011000010101001101111真值表真值表12第12页 二、二极管或门二、二极管或门FD1D2AB-12V13第13页“或或”逻辑逻辑A、B、C只有一个具备时，事件只有一个具备时，事件F就发生。就发生。1ABCF逻辑符号逻辑符号AEFBC14第14页F=A+B+C逻辑式逻辑式逻辑加法逻辑加法逻辑或逻辑或AFBC00001001010111010011101101111111真值表真值表15第15页R1DR2AF+12V+3V三、三极管非门三、三极管非门嵌位二极管嵌位二极管16第16页“非非”逻辑逻辑A具备时具备时，事件，事件F不发生；不发生；A不具备时，不具备时，事件事件F发生。发生。逻辑符号逻辑符号AEFRAF17第17页逻辑式逻辑式逻辑非逻辑非逻辑反逻辑反真值表真值表AF011018第18页R1DR2F+12V+3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与非门与非门19第19页 几个惯用逻辑关系逻辑几个惯用逻辑关系逻辑“与与”、“或或”、“非非”是三种基本逻是三种基本逻辑关系，任何其它逻辑关系都能够以它们辑关系，任何其它逻辑关系都能够以它们为基础表示。为基础表示。与非：与非：条件条件A、B、C都具都具备，则备，则F 不发不发生。生。&ABCF20第20页或非：或非：条件条件A、B、C任一任一具备，则具备，则F 发发生。生。1ABCF异或：异或：条件条件A、B有一个具有一个具备，另一个不备，另一个不具备则具备则F 发生。发生。=1ABCF21第21页1、体积大、工作不可靠。、体积大、工作不可靠。2、需要不一样电源。、需要不一样电源。3、各种门输入、输出电平不匹配。、各种门输入、输出电平不匹配。22第22页 2.3 TTL集成门电路集成门电路 一、一、TTL与非门基本原理与非门基本原理与分离元件电路相比，集成电路含与分离元件电路相比，集成电路含有体积小、可靠性高、速度快特点，而有体积小、可靠性高、速度快特点，而且输入、输出电平匹配，所以早已广泛且输入、输出电平匹配，所以早已广泛采取。依据电路内部结构，可分为采取。依据电路内部结构，可分为DTL、TTL、HTL、MOS管集成门电路。管集成门电路。23第23页+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与非门内部结构与非门内部结构&ABCF24第24页+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一输入为低电平（、任一输入为低电平（0.3V）时）时“0”1V不足以让不足以让T2、T5导通导通三个三个PN结结导通需导通需2.1V25第25页+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一输入为低电平（、任一输入为低电平（0.3V）时）时“0”1Vuouo=5-uR2-ube3-ube4 3.6V高电平！高电平！26第26页+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、输入全为高电平（、输入全为高电平（3.4V）时）时“1”全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止27第27页2、输入全为高电平（、输入全为高电平（3.4V）时）时+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”饱和饱和uF=0.3V此电路此电路28第28页1、电压传输特征、电压传输特征二、二、TTL与非门特征和技术参数与非门特征和技术参数测试电路测试电路&+5Vuiu029第29页u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特征曲线传输特征曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值阈值UT=1.4V理想传输特征理想传输特征输出高电平输出高电平输出低电平输出低电平30第30页（1）输出高电平）输出高电平UOH、输出低电平、输出低电平UOL UOH 2.4V UOL 0.4V 便认为合格。便认为合格。经典值经典值UOH=3.4V UOL 0.3V。(2)阈值电压阈值电压UT uiUT时，认为时，认为ui是高电平。是高电平。UT=1.4V31第31页2、输入、输出负载特征、输入、输出负载特征&？（1）前后级之间电流联络）前后级之间电流联络32第32页+5VR4R2R5T3T4R1T1+5V前级输出为前级输出为 高电平时高电平时前级前级后级后级反偏反偏流出前级流出前级电流电流IOH（拉电流）（拉电流）33第33页前级输出为前级输出为 低电平时低电平时+5VR2R13kT2R3T1T5b1c1R1T1+5V前级前级后级后级流入前级电流流入前级电流IOL 约约 1.4mA(灌电流灌电流)34第34页关于电流技术参数关于电流技术参数35第35页（2）扇出系数）扇出系数:与非门电路输出驱动同类门个数与非门电路输出驱动同类门个数+5VR4R2R5T3T4T1前级前级T1T1IiH1IiH3IiH2IOH前级输出为高电平时前级输出为高电平时比如：比如：36第36页+5VR2R13kT2R3T1T5b1c1前级前级IOLIiL1IiL2IiL3前级输出为前级输出为 低电平时低电平时37第37页输出低电平时，流入前级电流（灌电流）：输出低电平时，流入前级电流（灌电流）：输出高电平时，流出前级电流（拉电流）：输出高电平时，流出前级电流（拉电流）：与非门扇出系数普通是与非门扇出系数普通是10。38第38页1、悬空输入端相当于接高电平。、悬空输入端相当于接高电平。2、为了预防干扰，可将悬空输入端、为了预防干扰，可将悬空输入端接高电平。接高电平。39第39页（3）平均传输时间）平均传输时间tuiotuoo50%50%tpd1tpd2平均传输时间平均传输时间40第40页三、三、其它其它类型型TTL门电路（三路（三态门）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE-控制端控制端41第41页+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止截止42第42页+5VFR4R2R1T2R5R3T3T4T1T5ABDE10导通导通截止截止截止截止高阻态高阻态43第43页&ABF符号符号功效表功效表低电平起作用低电平起作用44第44页&ABF符号符号功效表功效表高电平起作用高电平起作用45第45页E1E2E3公用总线公用总线三态门主要作为三态门主要作为TTL电路与电路与总线总线间间接口电路接口电路用途：用途：E1、E2、E3分时接入分时接入高电平高电平46第46页 2.4 MOS门电路门电路半导体集成门电路半导体集成门电路按导电类型按导电类型分为：分为：双极型双极型（TTL)(双极型晶体管）双极型晶体管）MOS型型（绝缘栅场效应管）（单极型晶体管）（绝缘栅场效应管）（单极型晶体管）MOS型：型：优点：优点：制造工艺简单、集成度高、功耗低、抗制造工艺简单、集成度高、功耗低、抗 干扰能力强，便于向大规模集成电路发干扰能力强，便于向大规模集成电路发展。展。缺点：工作速度较低。缺点：工作速度较低。47第47页 一、场效应晶体管一、场效应晶体管场效应管与双极型晶体管不一样，它场效应管与双极型晶体管不一样，它是多子导电，输入阻抗高，温度稳定性好。是多子导电，输入阻抗高，温度稳定性好。结型场效应管结型场效应管JFET绝缘栅型场效应管绝缘栅型场效应管MOS场效应管有两种场效应管有两种:48第48页1、绝缘栅场效应管绝缘栅场效应管:（1）结构和电路符号）结构和电路符号PNNGSDP型基底型基底两个两个N区区SiO2绝缘层绝缘层49第49页PNNGSD金属铝金属铝导电沟道导电沟道GSDN沟道增强型沟道增强型50第50页NPPGSDGSDP沟道增强型沟道增强型51第51页P沟道耗尽型沟道耗尽型NPPGSDGSD予埋了导电予埋了导电沟道沟道 52第52页（2）MOS管工作原理管工作原理以以N沟道增强型为例沟道增强型为例PNNGSDUDSUGS53第53页PNNGSDUDSUGSUGS=0时时D-S间相当间相当于两个反接于两个反接PN结结ID=0对应截止区对应截止区54第54页PNNGSDUDSUGSUGS0时时UGS足够大时足够大时（UGSVT）感应出足够多感应出足够多电子，这里以电子，这里以电子导电为主电子导电为主出现出现N型导电型导电沟道。沟道。感应出电子感应出电子VT称为阈值电压称为阈值电压55第55页PNNGSDUDSUGSUGS较小时，导较小时，导电沟道相当于电沟道相当于电阻将电阻将D-S连接连接起来，起来，UGS越大越大此电阻越小。此电阻越小。56第56页PNNGSDUDSUGS当当UDS不太大不太大时，导电沟道时，导电沟道在两个在两个N区间区间是均匀。是均匀。当当UDS较大较大时，靠近时，靠近D区导电沟道区导电沟道变窄。变窄。57第57页PNNGSDUDSUGSUDS增加，增加，UGS=VT时，靠时，靠近近D端沟道被端沟道被夹断，称为予夹断，称为予夹断。夹断。夹断后夹断后ID呈呈恒流特征。恒流特征。ID58第58页（3）增强型）增强型N沟道沟道MOS管特征曲线管特征曲线转移特征曲线转移特征曲线0IDUGSVT59第59页输出特征曲线输出特征曲线IDU DS0UGS060第60页二、二、NMOS门电路门电路1、NMOS“非非”门电路门电路0UDSIDuiuoUCCR负载线负载线ui=“1”ui=“0”uo=“0”uo=“1”61第61页uiuoUCCuiuoUCC实际结构实际结构等效结构等效结构62第62页2、”与非与非”门电路门电路AYUCCB63第63页2、”或非或非”门电路门电路AYUCCB64第64页三、三、CMOS反相器（互补对称）反相器（互补对称）UCCST2DT1AFNMOS管管PMOS管管CMOS电路电路65第65页UCCST2DT1uiuoui=0截止截止ugs2=UCC导通导通u=“”1、“非非”门电门电路路66第66页UCCST2DT1uiuoui=导通导通截止截止u=“”67第67页2、“与非与非”门电路（略）门电路（略）3、“或非或非”门电路（略）门电路（略）68第68页三、三、CMOS电路优点电路优点、静态功耗小。、静态功耗小。、允许电源电压范围宽（、允许电源电压范围宽（3 18V）。）。3、扇出系数大，抗噪容限大。、扇出系数大，抗噪容限大。69第69页2.5 逻辑代数逻辑代数一、逻辑代数运算法则一、逻辑代数运算法则在数字电路中，我们要研究是电路输在数字电路中，我们要研究是电路输入输出之间逻辑关系，所以数字电路又称入输出之间逻辑关系，所以数字电路又称逻辑电路逻辑电路，对应研究工具是，对应研究工具是逻辑代数（布逻辑代数（布尔代数）尔代数）。在逻辑代数中，逻辑函数变量只能取在逻辑代数中，逻辑函数变量只能取两个值（两个值（二值变量二值变量），即），即0和和1，中间值没，中间值没有意义，这里有意义，这里0和和1只表示两个对立逻辑状只表示两个对立逻辑状态，如电位低高（态，如电位低高（0表示低电位，表示低电位，1表示高表示高电位）、开关开合等。电位）、开关开合等。70第70页1、几个基本逻辑运算、几个基本逻辑运算从三种基本逻辑关系，我们能够得到从三种基本逻辑关系，我们能够得到以下逻辑运算：以下逻辑运算：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=171第71页2、逻辑代数基本定律、逻辑代数基本定律（1）基本运算规则）基本运算规则A+0=A A+1=1 A 0=0 A=0 A 1=A72第72页（2）基本代数规律）基本代数规律交换律交换律结合律结合律分配律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA(B C)=(A B)CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代普通代数不适数不适用用!73第73页（3）吸收规则）吸收规则a.原变量吸收：原变量吸收：A+AB=A证实：证实：A+AB=A(1+B)=A1=A利用运算规则能够对逻辑式进行化简。利用运算规则能够对逻辑式进行化简。比如：比如：被吸收被吸收74第74页b.反变量吸收：反变量吸收：证实：证实：比如：比如：被吸收被吸收75第75页c.混合变量吸收：混合变量吸收：证实：证实：比如：比如：1吸收吸收76第76页(4)反演定理：反演定理：能够用列真值表方法证实：能够用列真值表方法证实：77第77页二、二、逻辑函数表示法逻辑函数表示法1、真值表：将输入、输出全部可能状态、真值表：将输入、输出全部可能状态一一对应地列出。一一对应地列出。78第78页n个变量能够有个变量能够有2n个组合，个组合，普通按二进制次序，输出与输入普通按二进制次序，输出与输入状态一一对应，列出全部可能状状态一一对应，列出全部可能状态。态。79第79页2、逻辑函数式、逻辑函数式把逻辑函数输入、输出关系写成把逻辑函数输入、输出关系写成与与、或或、非非等逻辑运算组合式，即等逻辑运算组合式，即逻辑代数式逻辑代数式，称为，称为逻辑函数式逻辑函数式，我们通常采取，我们通常采取“与或与或”形式。形式。比如：比如：若表示式中乘积包含了全部变量原变量若表示式中乘积包含了全部变量原变量或反变量，则这一项称为或反变量，则这一项称为最小项最小项，上式中，上式中每一项都是每一项都是最小项最小项。若两个最小项只有一个变量以原、反区分，若两个最小项只有一个变量以原、反区分，称它们称它们逻辑相邻逻辑相邻。80第80页逻辑相邻逻辑相邻逻辑相邻项能够逻辑相邻项能够合并，消去一个因子合并，消去一个因子81第81页3、卡诺图：、卡诺图：将将n个输入变量全部最小项用小方块阵个输入变量全部最小项用小方块阵列图表示，而且将逻辑相临最小项放在相列图表示，而且将逻辑相临最小项放在相临几何位置上，所得到阵列图就是临几何位置上，所得到阵列图就是n变量变量卡诺图卡诺图。卡诺图每一个方块（最小项）代表一卡诺图每一个方块（最小项）代表一个输入组合，而且把对应输入组合注明在个输入组合，而且把对应输入组合注明在阵列图上方和左方。阵列图上方和左方。82第82页AB0101ABC0001111001两变量卡诺图两变量卡诺图三变量卡诺图三变量卡诺图83第83页ABCD0001111000011110四变量卡诺图四变量卡诺图单元编号单元编号0010，对，对应于最小应于最小项：项：ABCD=0100时函时函数取值数取值函数取函数取0、1均可，均可，称为称为无所无所谓状态谓状态。只有只有一项一项不一不一样样84第84页有时为了方便，用二进制对应十进制表有时为了方便，用二进制对应十进制表示单元编号。示单元编号。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7单单元取元取1，其，其它取它取085第85页ABCD000111100001111086第86页4、逻辑图：、逻辑图：把对应逻辑关系用逻辑符把对应逻辑关系用逻辑符号和连线表示出来。号和连线表示出来。&AB&CD 1FF=AB+CD87第87页 三、三、逻辑函数化简逻辑函数化简1、利用逻辑代数基本公式：、利用逻辑代数基本公式：例：例：反变量吸收反变量吸收提出提出AB=1提出提出A88第88页例：例：反演反演配项配项被吸收被吸收被吸收被吸收89第89页AB=ACB=C?A+B=A+CB=C?请注意与普通代数区分！请注意与普通代数区分！90第90页2、利用卡诺图化简：、利用卡诺图化简：ABC000111100191第91页ABC0001111001AB?92第92页ABC0001111001ABBCF=AB+BC化简过程：化简过程：93第93页利用卡诺图化简规则：利用卡诺图化简规则：（1）相临单元个数是）相临单元个数是2N个，并组成矩形时，个，并组成矩形时，能够合并。能够合并。ABCD0001 11 1000011110AD94第94页ABCD0001 11 100001111095第95页（2）先找面积尽可能大组合进行化简，能够）先找面积尽可能大组合进行化简，能够降低每项因子数。降低每项因子数。（3）各最小项能够重复使用。）各最小项能够重复使用。（4）注意利用无所谓状态，能够使结果大大）注意利用无所谓状态，能够使结果大大简化。简化。（5）全部）全部1都被圈过后，化简结束。都被圈过后，化简结束。（6）化简后逻辑式是各化简项逻辑和）化简后逻辑式是各化简项逻辑和(“与与或或”式）。式）。96第96页例：化简例：化简 F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001 11 1000011110A97第97页例：化简例：化简ABCD0001 11 1000011110ABD98第98页例：已知真值表如图，用卡诺图化简。例：已知真值表如图，用卡诺图化简。101状态未给出，即是无所谓状态。状态未给出，即是无所谓状态。99第99页ABC0001111001化简时可以将无所谓状态当作1或0，目是得到最简结果。认为是认为是1AF=A100第100页2.6 组合逻辑电路分析组合逻辑电路分析 1、由给定逻辑图写出逻辑关系表示式。、由给定逻辑图写出逻辑关系表示式。分析步骤：分析步骤：2、用逻辑代数或卡诺图对逻辑代数进、用逻辑代数或卡诺图对逻辑代数进行化简。行化简。3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间逻辑关系逻辑关系101第101页例：分析下列图逻辑功效。例：分析下列图逻辑功效。&ABF102第102页真值表真值表相同为相同为“1”不一样为不一样为“0”同或门同或门=1103第103页例：分析下列图逻辑功效。例：分析下列图逻辑功效。&ABF104第104页真值表真值表相同为相同为“0”不一样为不一样为“1”异或门异或门=1105第105页例：分析下列图逻辑功效。例：分析下列图逻辑功效。&2&3&4AMB1F=101被封锁被封锁11106第106页&2&3&4AMB1F=010被封锁被封锁1选通电路选通电路107第107页2.7 组合逻辑电路设计组合逻辑电路设计任务任务要求要求最简单逻最简单逻辑电路辑电路1、指定实际问题逻辑含义，列出真值、指定实际问题逻辑含义，列出真值表表(状态表）。状态表）。分析步骤：分析步骤：2、写出逻辑式并用逻辑代数或卡诺图、写出逻辑式并用逻辑代数或卡诺图对逻辑式进行化简。对逻辑式进行化简。3、画出逻辑图。、画出逻辑图。108第108页例：设计三人表决电路（例：设计三人表决电路（A、B、C）。每人）。每人一个按键，假如同意则按下，不一样意则不一个按键，假如同意则按下，不一样意则不按。结果用指示灯表示，多数同意时指示灯按。结果用指示灯表示，多数同意时指示灯亮，不然不亮。亮，不然不亮。1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”含义含义。三。三个按键个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，不然，不然是是“0”。2、依据题意列出逻辑状态表依据题意列出逻辑状态表。109第109页逻辑状态表逻辑状态表3、画出卡诺图：、画出卡诺图：110第110页用卡诺图化简用卡诺图化简ABC0001111001ABACBC111第111页4、依据逻辑表示式画出逻辑图。依据逻辑表示式画出逻辑图。&1&AB BCF112第112页&ABCF若用与非门实现若用与非门实现113第113页2.8 几个惯用组合逻辑组件几个惯用组合逻辑组件 惯用组合部件种类很多，如加法器、译码器、编码惯用组合部件种类很多，如加法器、译码器、编码器、数据选择器、比较器、奇偶发生器及校验器等。它器、数据选择器、比较器、奇偶发生器及校验器等。它们应用很广泛，都由中规模集成产品。们应用很广泛，都由中规模集成产品。一、加法器（它是计算机系统基本部件之一）一、加法器（它是计算机系统基本部件之一）1 1 0 11 0 0 1+举例：举例：A=1101,B=1001,计算计算A+B011010011114第114页加法运算基本规则加法运算基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位叠加，不需考）最低位是两个数最低位叠加，不需考虑进位。虑进位。（3）其余各位都是三个数相加，包含加数、）其余各位都是三个数相加，包含加数、被加数和低位来进位。被加数和低位来进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位进位。向高位进位。115第115页（1）半加器：）半加器：半加运算不考虑从低位来进位半加运算不考虑从低位来进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。真值表真值表116第116页真值表真值表117第117页=1&ABSC逻辑图逻辑图半加器半加器ABCS逻辑符号逻辑符号118第118页（2）全加器：）全加器：多位数相加时，半加器可用于最低为多位数相加时，半加器可用于最低为求和，并给出进位数。第二位相加还要考求和，并给出进位数。第二位相加还要考虑前面低位进位数虑前面低位进位数。an-加数；加数；bn-被加数；被加数；cn-1-低位进低位进位；位；sn-本位和；本位和；cn-进位。进位。逻辑状态表见下页逻辑状态表见下页119第119页1nnnnnnc)baba(c)baba(snnN-1nn+=120第120页1nnnnnnc)baba(c)baba(snnN-1nn+=半加和：半加和：所以：所以：121第121页 全加器和是半加器全加器和是半加器S与前级进位与前级进位Cn-1异异或逻辑，所以可用两个半加器组成一个或逻辑，所以可用两个半加器组成一个全加器。全加器。用半加器用半加器1先得出半加和先得出半加和S，再将，再将S与低与低位进位位进位Cn-1输入半加器输入半加器2，半加器，半加器2本位本位和输出即为全加和和输出即为全加和Sn。另外把两个半加器进位输出用一个或另外把两个半加器进位输出用一个或门进行或运算，即得到全加进位信号门进行或运算，即得到全加进位信号Cn。122第122页半加器半加器半加器半加器 1anbncnsncnanbncn-1sncn全加器全加器逻辑图逻辑图逻辑符号逻辑符号123第123页 全加器全加器SN74LS183管脚图管脚图114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND124第124页应用举例：用一片应用举例：用一片SN74LS183组成两位串行组成两位串行进位全加器。进位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位125第125页其它组件：其它组件：SN74H83-四位串行进位全加器。四位串行进位全加器。SN74283-四位超前进位全加器。四位超前进位全加器。126第126页二、二、编码器编码器所谓所谓编码编码就是赋予选定一系列二进制代码就是赋予选定一系列二进制代码以固定含义。以固定含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不一样组合，能够表示一样组合，能够表示2n个信号。个信号。（1）二进制编码器）二进制编码器将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。127第127页例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8，八种状态，与之对，八种状态，与之对应输出设为应输出设为F1、F2、F3，共三位二进制数。，共三位二进制数。设计编码器过程与设计普通组合逻辑电路设计编码器过程与设计普通组合逻辑电路相同，首先要列出状态表，然后写出逻辑表相同，首先要列出状态表，然后写出逻辑表示式并进行化简，最终画出逻辑图示式并进行化简，最终画出逻辑图。128第128页真值表真值表 129第129页I1I2I3I4I5I6I7I8&F3F2F18-3译码器逻辑图译码器逻辑图130第130页（2）二）二-十进制编码器十进制编码器将十个状态（对应于十进制十个代码）将十个状态（对应于十进制十个代码）编制成编制成BCD码（二码（二-十进制码）。输入是十进制码）。输入是09十个数字，输出是对应二进制代码。十个数字，输出是对应二进制代码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9输出：输出：F4 F1 这种编码器通常称为这种编码器通常称为10/4线编码器。线编码器。列出状态表以下：列出状态表以下：131第131页输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001状态表状态表132第132页逻辑图略逻辑图略133第133页（3 3）优先编码器）优先编码器 若多个输入端同时有信号情况怎样处理若多个输入端同时有信号情况怎样处理呢？（比如：计算机系统中止请求）呢？（比如：计算机系统中止请求）要求主机能自动识别这些请求信号优先要求主机能自动识别这些请求信号优先级别，按次序进行编码。即优先编码器。级别，按次序进行编码。即优先编码器。比如：比如：10/410/4线优先编码器编码过程线优先编码器编码过程：输入信号（输入信号（I1-I9)I1-I9)优先次序为：优先次序为：I9-I1I9-I1。134第134页三、译码器三、译码器译码是编码逆过程，即将某二进制翻译译码是编码逆过程，即将某二进制翻译成电路某种状态。成电路某种状态。（1）二进制译码器）二进制译码器将将n种输入组合译成种输入组合译成2n种电路状态。也种电路状态。也叫叫n-2n线译码器。线译码器。译码器输入：译码器输入：一组二进制代码一组二进制代码译码器输出：译码器输出：一组高低电平信号一组高低电平信号135第135页比如：比如：3/83/8译码器译码过程译码器译码过程：输入为一组三位：输入为一组三位二进制，译成对应八个输出信号。二进制，译成对应八个输出信号。a.列出译码器状态表列出译码器状态表 设设ABCABC每个输出代表一个组合。每个输出代表一个组合。b.由状态表写出逻辑式由状态表写出逻辑式c.由逻辑式画出逻辑图由逻辑式画出逻辑图136第136页&A1A02-4线译码器线译码器74LS139内部线路内部线路输入输入控制端控制端输出输出137第137页74LS139功效表功效表“”表示低电平有效。表示低电平有效。138第138页74LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器139第139页例：利用线译码器分时将采样数据送入计算机。例：利用线译码器分时将采样数据送入计算机。2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总线总线140第140页000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数据数据2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总线总线脱离总线脱离总线 中国最大资料库下载中国最大资料库下载141第141页（2）显示译码器）显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，经常需要将运算结果用在数字系统中，经常需要将运算结果用人们习惯十进制显示出来，这就要用到人们习惯十进制显示出来，这就要用到显显示译码器示译码器。142第142页惯用显示器件有：惯用显示器件有：半导体数码管、液晶数码管和荧光数码管。半导体数码管、液晶数码管和荧光数码管。半导体数码管（半导体数码管（LED)LED)：PN PN结（按分段式封装而成）结（按分段式封装而成）工作电压：工作电压：1.53.0V1.53.0V 工作电流：几毫安到几十毫安工作电流：几毫安到几十毫安143第143页显示器件显示器件：惯用是惯用是七段显示器件七段显示器件abcdefg144第144页显示器件显示器件：惯用是惯用是七段显示器件七段显示器件abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e145第145页显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49管脚图管脚图消隐控制端消隐控制端146第146页功效表（简表）功效表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型完整功效表请参考对应参考书。完整功效表请参考对应参考书。147第147页74LS49与七段显与七段显示器件连接示器件连接：bfac d egbfac d egBID C B A+5V+5V74LS49是集电是集电极开路，必须极开路，必须接上拉电阻接上拉电阻148第148页本章小结：本章小结：1 1、掌握与门、非门、与非门和异或门逻辑功、掌握与门、非门、与非门和异或门逻辑功效，了解效，了解TTLTTL与非门及其电压传输特征和主要与非门及其电压传输特征和主要参数，了解参数，了解CMOSCMOS门电路特点，了解三态门概门电路特点，了解三态门概念。念。2 2、掌握逻辑代数基本运算法则和应用逻辑代、掌握逻辑代数基本运算法则和应用逻辑代数分析和设计简单组合逻辑电路。数分析和设计简单组合逻辑电路。3 3、了解加法器、了解加法器、84218421编码器和二进制译码器编码器和二进制译码器工作原理，了解七段工作原理，了解七段LEDLED显示译码驱动器功效。显示译码驱动器功效。149第149页
展开阅读全文
浙ICP备2021020529号-1 | 浙B2-20240490 
