PCB设计规范.doc

先进制造技术研究所智能车辆技术研究中心嵌入式硬件PCB设计规范(初稿)整理编制：王少平1、 目的1.1 本规范规定车辆中心PCB设计规范， PCB设计人员必须遵循本规范。 1.2 提高PCB设计质量和设计效率，提高PCB的可生产性、可测试、可维护性。 2、 设计任务2.1 PCB设计申请流程 硬件设计工程师按照本设计规范要求完成PCB设计，提交给嵌入式硬件开发组组长进行审核，审核通过后递交硬件评审小组评审，评审通过后才能进行PCB制作，并将设计图纸归档。2.2 设计过程注意事项2.2.1 创建PCB板，根据单板结构图或对应的标准板框，创建PCB设计文件；注意正确选定单板坐标原点的位置，原点的设置原则： （1） 单板左边和下边的延长线交汇点；（2） 单板左下角的第一个焊盘。 2.2.2 布局 （1） 根据结构图设置板框尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给这些器件赋予不可移动属性。 按工艺设计规范的要求进行尺寸标注。（2） 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域。根据某些元件的特殊要求，设置禁止布线区，如下图所示。 （3） 综合考虑PCB性能和加工的效率选择加工流程加工工艺的优选顺序为：元件面单面贴装元件面贴、插混装（元件面插装焊接面贴装一次波峰成型）双面贴装元件面贴插混装、焊接面贴装。 （4） 布局操作的基本原则 a、 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局；b、 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件：c、 连线尽可能短，关键信号线最短，高电压、大电流信号与小电流，低电压的弱信号完全分开，模数信号分开，高低频信号分开，高频元器件的间隔要足够；d、 相同结构电路部分，尽可能采用“对称式”标准布局；e、 按照均匀分布、重心平衡、版面美观的标准优化布局；f、 器件布局栅格的设置，一般IC器件布局时，栅格应为50100 mil，小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil；g、 电路板推荐布局。（5） 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验；（6） 发热元件一般要均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件； （7） 元器件的排列要便于调试和维修，即小元件周围不能放置大元件，需调试的元、器件周围要有足够的空间； （8） 需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接。 （9） 焊接面的贴装元件采用波峰焊接生产工艺时，阻容件轴向要与波峰焊传送方向垂直， 阻排及SOP（PIN间距大于等于1.27mm）元器件轴向与传送方向平行；PIN间距小于1.27mm（50mil)的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接。具体距离参考如下：（10） BGA与相邻元件的距离5mm，其它贴片元件相互间的距离0.7mm。贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元器件，在焊接面其周围5mm内也不能有贴装元、器件。（11） IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。旁路电容(Decouple)的放置也要考虑到它的串联电感值。旁路电容必须是低阻抗和低ESL的瓷片电容，如果一个高品质瓷片电容在PCB上放置的方式不对，它的高频滤波功能也就消失了。下图显示了旁路电容正确和错误的放置方式。（12） 元件布局应考虑使用同一电源的器件放在一起, 以便于将来的电源分隔；（13） 用于阻抗匹配的阻容器件布局要根据其属性合理布置，串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。 匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。 （14） 走线形式如下，不得出现直角、锐角形式。红色框中所示为推荐走线形式。3、设置布线约束条件 3.1. 报告设计参数布局基本确定后，应用PCB设计工具的统计功能，报告网络数量、网络密度、平均管脚密度等基本参数，以确定信号布线层数。信号层数的确定方法可参考以下表格。注：PIN密度的定义为： 板面积（平方英寸）/（板上管脚总数/14）,布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造成本和交货期等因素。 PCB参考价格：层数材质价格（元/m2）单面板材质FR-1130双面板材质FR-4430四层板材质FR-4720六层板材质FR-41200八层板材质FR-41800十层板材质FR-43500十二层板材质FR-455003.2 布线层设置 在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。所有布线层都尽量靠近一平面层，优选地平面为走线隔离层。 为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。 可以根据需要设计1-2个阻抗控制层，如果需要更多的阻抗控制层需要与PCB产家协商。阻抗控制层要按要求标注清楚。将单板上有阻抗控制要求的网络布线分布在阻抗控制层上。 3.3. 线宽和线间距的设置 线宽和线间距的设置要考虑的因素：3.3.1 单板的密度；板的密度越高，使用更细的线宽和更窄的间隙。 3.3.2 信号的电流强度；当信号的平均电流较大时，应考虑布线宽度所能承载的的电流，线宽可参考以下数据： PCB设计时铜箔厚度，走线宽度和电流的关系。不同厚度，不同宽度的铜箔的载流量见下表: 注： 1）用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。2）在PCB设计加工中，常用OZ（盎司）作为铜皮厚度的单位，1OZ铜厚的定义为1 平方英尺面积内铜箔的重量为一盎，对应的物理厚度为35um；2OZ铜厚为70um。 3.4. 电路工作电压：线间距的设置应考虑其介电强度输入150V-300V电源最小空气间隙及爬电距离 输入300V-600V电源最小空气间隙及爬电距离 3.5. PCB加工技术限制 3.5.1. 孔的设置 a、 过线孔：制成板的最小孔径定义取决于板厚度，板厚与孔径之比应小于 58。孔径优选系列如下：孔 径： 24mil 20mil 16mil 12mil 8mil 焊 盘 直 径： 40mil 35mil 28mil 25mil 20mil 内层热焊盘尺寸： 50mil 45mil 40mil 35mil 30mil 板厚度与最小孔径的关系：板 厚： 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 最小孔径： 24mil 20mil 16mil 12mil 8mil b、 盲孔和埋孔：应用盲孔和埋孔设计时应对PCB加工流程有充分的认识，避免给PCB加工带来不必要的问题，必要时要与PCB供应商协商。盲孔和埋孔我院设计暂不考虑。c、 测试孔：用于ICT测试目的的过孔，可以兼做导通孔，原则上孔径不限，焊盘直径应不小于25mil，测试孔之间中心距不小于50mil。 不推荐使用直插类元件焊盘作为测试孔。 3.5.2. 特殊布线区间的设定 特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数，如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确认和设置。 3.5.3. 定义和分割平面层 （1） 平面层一般用于电路的电源和地层（参考层），由于电路中可能用到不同的电源和地层，需要对电源层和地层进行分隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽度为50mil，反之，可选20-25mil 。 （2） 平面分隔要考虑高速信号回流路径的完整性。 （3） 当由于高速信号的回流路径遭到破坏时，应当在其他布线层给予补尝。例如可用接地的铜箔将该信号网络包围，以提供信号的地回路。 4. 布线 4.1 布线优先次序 关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线 ；密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。 4.2 关键信号布线优先为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积，必要时应采取手工优先布线、屏蔽和加大安全间距等方法。4.3 接地方式电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号，可参考如下地连接方式。4.4 进行PCB设计时应该遵循的规则 4.4.1 地线回路规则： 环路最小规则，即信号线与其回路构成的环路面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板。 4.4.2窜扰控制 串扰（CrossTalk）是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：（1）加大平行布线的间距，遵循3W规则。（2）在平行线间插入接地的隔离线。 （3）减小布线层与地平面的距离。4.4.3 屏蔽保护 对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。4.4.4 走线的方向控制规则相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。 4.4.5 走线的开环检查规则 不允许出现一端浮空的布线（Dangling Line)，主要是为了避免产生“天线效应”。4.4.6 阻抗匹配检查规则同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射。如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。4.4.7 走线终结网络规则在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，由网络的连接方式和布线的拓朴结构决定。（1） 对于点对点（一个输出对应一个输入）连接，可以选择始端串联匹配或终端并联匹配。前者结构简单，成本低，但延迟较大。后者匹配效果好，但结构复杂，成本较高。 （2） 对于点对多点（一个输出对应多个输出）连接，当网络的拓朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。 星形和菊花链为两种基本的拓扑结构, 其它结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。在实际操作中要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。 4.4.8 走线闭环检查规则：防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。 4.4.9 走线的分枝长度控制规则 尽量控制分枝的长度，一般的要求是Tdelay=Trise/20（Tdelay信号延迟时间、Trise信号上升沿时间）。 4.4.10 走线的谐振规则对于高频信号，布线长度不得与其波长成整数倍关系，以免产生谐振现象。 4.4.11 走线长度控制规则在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。 4.4.12 倒角规则PCB设计中应避免产生锐角和直角。4.5 器件去藕规则在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。 4.6 孤立铜区控制规则 孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量， 通常是将孤立铜区接地或删除。在实际的制作中，PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。 4.7 电源与地线层的完整性规则对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。4.8 重叠电源与地线层规则不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。 4.9 3W规则为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。4.10 20H规则由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。 解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。4.11 五-五规则印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。 5、电源设计电源回路是电路板中的一个重要组成部分，其作用是对配置电源输送过来的电流进行电压的转换，将电压变换至CPU及其他IC所能接受的内核电压值，使机器正常工作，以及对输出电流进行整形和过滤，滤除各种杂波和干扰信号以保证机器的稳定工作；在PCB设计中电源回路的主要部分一般都会考虑远离易受干扰的器件；电源回路依其工作原理可分为线性电源供电方式和开关电源供电方式。下面对这二种供电方式进行简要介绍。 5.1线性电源(简称LDO) LDO具有成本低、封装小、外围器件少和噪音小的特点。在输出电流较小时，LDO的成本只有开关电源的几分之一。LDO的封装有TO-220、SOT23、SC70、QFN等；对于固定电压输出的使用场合，外围只需2到3个很小的电容即可构成整个方案。超低的输出电压噪声是LDO最大的优势,又有极高的信噪抑制比，非常适合用作对噪声敏感的RF和音频电路的供电电路；同时在线性电源中因没有开关时大的电流变化所引发的电磁干扰(EMI)，所以便于设计。 但LDO的缺点是低效率，且只能用于降压的场合。LDO的效率取决于输出电压与输入电压之比：=Vout/Vin。在输入电压为3.6V(单节锂电池)的情况下，输出电压为3V时，效率为90.9%，而在输出电压为1.5V时，效率则下降为41.7%。这样低的效率在输出电流较大时，不仅会浪费很多电能，而且会造成芯片发热影响系统稳定性，当然，对于采用外置电源适配器供电时这一点可以不做特别考虑。 5.2开关式电源（简称DC-DC） 1)电感式开关电源: 电感式开关电源是利用电感作为主要的储能元件，为负载提供持续不断的电流。通过不同的拓扑结构，这种电源可以完成降压、升压和电压反转的功能。 电感式开关电源具有非常高的转换效率。在产品工作时主要的电能损耗包括：内置或外置MOS管的导通损耗，主要与占空比和MOS管的导通电阻有关；动态损耗，包括高侧和低侧MOS管同时导通时的开关损耗和驱动MOS管开关电容的电能损耗，主要与输入电压和开关频率有关；静态损耗，主要与IC内部的漏电流有关。 在电流负载较大时，这些损耗都相对较小，所以电感式开关电源可以达到95%的效率。但是在负载较小时，这些损耗就会相对变得大起来，影响效率。这时一般通过两种方式降低导通损耗和动态损耗，一是PWM模式：开关频率不变，调节占空比。二是PFM模式：占空比相对固定，调节开关频率。 电感式开关电源的缺点在于电源方案的整体面积较大(主要是电感和电容)，输出电压的纹波较大。在PCB布板时必须格外小心以避免电磁干扰(EMI)。 2)电容式开关电源 电荷泵利用电容作为储能元件，其内部的开关管阵列控制着电容的充放电。为了减少由于开关造成的EMI和电压纹波，很多IC中采用双电荷泵的结构。电荷泵同样可以完成升压、降压和反转电压的功能。 由于电荷泵内部机构的关系，当输出电压与出入电压成一定倍数关系时，比如2倍或1.5倍，最高的效率可达90%以上。但是效率会随着两者之间的比例关系而变化，有时效率也可低至70%以下。所以设计者应尽量利用电荷泵的最佳转换工作条件。 由于储能电容的限制，输出电压一般不超过输入电压的3倍，而输出电流不超过300mA。电荷泵特性介于LDO和电感式开关电源之间，具有较高的效率和相对简单的外围电路设计，EMI和纹波的特性居中，但是有输出电压和输出电流的限制。 开关电源PCB设计注意事项：为了减小开关电源的内部干扰， 实现其自身的电磁兼容性， 提高开关电源的稳定性及可靠性，应从以下几个方面入手： （1） 注意数字电路与模拟电路 PCB 布线的正确区分、数字电路与模拟电路电源的正确去耦； （2）注意数字电路与模拟电路单点接地、大电流电路与小电流特别是电流电压取样电路的单点接地以减小共阻干扰、减小地环的影响； （3）布线时注意相邻线间的间距及信号性质，避免产生串扰；减小地线阻抗；减小高压大电流线路特别是变压器原边与开关管、电源滤波电容电路所包围的面积； （4）减小输出整流电路及续流二极管电路与直流滤波电路所包围的面积；减小变压器的漏电感、滤波电感的分布电容；采用谐振频率高的滤波电容器等。