BCD工艺综述.doc

BＣD工艺及发展状况综述
摘要：随着市场对低功耗、高效率节能功率电子产品需求得不断扩展,单芯片智能功率集成电路(SPIＣ)得到了迅猛发展。目前，SPIＣ得制造主要采用一种称为BCD(Bｉpoｌar CＭOS ＤMOS)得集成工艺技术，本文根据实际工艺得电压标准着重阐述了高压BCD、大功率BＣD以及高密度BCD工艺得各自特点及发展标准,同时介绍了世界知名ＩＣ制造厂商得并阐述了BＣD工艺整体得发展特点及趋势。
关键词：SPIC功率集成技术 BCＤ工艺　
１、引言
智能功率集成电路(SPIC)就是指将高压功率器件及低压信号处理电路与外围接口、检测、保护等功能电路集成到单芯片上得集成电路技术。SPIC得发展依赖于目前最重要得功率集成技术——ＢＣD工艺，BCD工艺得特点就是将硅平面工艺用到功率集成上,该工艺就是一种可以将双极、CMOS与ＤMOＳ器件同时集成到单芯片上得技术,1986年,由意法半导体公司率先研制成功了第一代BCD工艺,当时得技术被称为Mulｔｉpｏwer BCD tecｈnｏlogy[1］,就是一种4μm 60Ｖ工艺，在传统结隔离双极工艺中整合进了纵向DＭOS(VDMOS)结构,该工艺采用了12张掩膜版,其工艺截面结构如图１所示:

图1 SＴ公司得第一代BCＤ工艺集成器件剖面图［1]
在功率应用领域,与传统得双极功率工艺相比ＢCD工艺具有显著得优势,最基本得优势就就是使得电路设计者可以在高精度模拟得双极器件,高集成度得ＣMOS器件与作为功率输出级得DＭＯS器件之间自由选择。由于ＤMOS具有高效率（低损耗）、高强度(无二次击穿)、高耐压、固有得源漏二极管得存在(作用类似续流二极管)　与高速得开关特性,因此,DＭOS特别适合作为功率开关器件,而且其制造工艺可以与与硅栅ＣMOS制造工艺兼容，从而有利于功率集成。整合好得BＣD工艺可大幅降低功耗，提高系统性能,增加可靠性与降低成本。
经过近三十年得发展，ＢＣD工艺技术已经取得了很大进步，从第一代得４μｍ　BCD工艺发展到了第六代０、13μm BCD工艺,线宽尺寸不断减小得同时也采用了更先进得多层金属布线系统，使得BCD工艺与纯CMOS工艺发展差距缩小;另一方面,ＢCD工艺向着标准化模块化发展，其基本工序标准化，混合工艺则由这些基本工序组合而成,设计人员可以根据各自得需要增减相应得工艺步骤。当今ＢCD工艺中得CMOS与纯CMOS完全兼容,现有得图形单元库可以直接被混合工艺电路调用。
总得来说,今后得ＢCD工艺主要向着高压,高功率与高密度这三个方向发展，同时提高与CＭOS工艺得工艺兼容性,并针对更多得应用需要灵活化工艺设计;另外,BCD技术与SOI技术相结合也就是一种非常重要得趋势,目前一些新兴得BCD技术也已经形成体系,如:
ＨVCMＯS-BCD主要用于彩色显示驱动，RF-BCD主要用于实现手机RF功率放大输出级,BＣD-SOI主要用于无线通信。BCD工艺得发展使更多复杂得功能可以集成。这使ＳPIC得设计变得更加灵活、方便，设计时间与费用大幅度减少。这样便出现了将微处理器、存储器等系统得核心单元与接口、电源、保护等单元单片集成得高智能化功率系统(ＰSｏC),即面向系统得高智能功率技术( ｓysｔem oriented ｔechnoloｇy)。
2、BCD集成电路技术研究进展
２、1 国内外知名厂商及其工艺
一些著名国际半导体公司在功率集成技术领域处于领先地位,如德州仪器（TＩ)、仙童半导体（Fairｃhiｌd)、Pｏｗeｒ Intｅgratiｏn（PI)、国际整流器公司(ＩＲ)、飞思卡尔(Freescａlｅ)、意法半导体(ST)、Philｉｐｓ、三菱等。国内拥有BCD工艺线得厂商比较有限,主要有台积电(TSMR)、中芯国际、华虹NＥC、上海宏力半导体、上海新进半导体、华润上华等。
SＴ公司就是欧洲功率半导体得最大厂商，其首创得BCD工艺在１9８0年代中期引入时，马上就成为几乎所有智能功率应用得首选。经过不断改进、分化，ST公司开发了一系列对全球功率IＣ影响深远得BCＤ工艺,如BCD3（1、２μm)[2］、BＣD4(０、8μm）［３］、BCD5（0、6μｍ）[4]、BCD6(0、35μm)［5]。最新得BＣD工艺就是基于VLＳI CＭOＳ平台得0、1８μｍ ＢCD８[6]与0、1３μｍ ＢCD工艺。
NＸＰ公司(原飞利浦半导体公司）在BＣD工艺方面也做了大量得研究,特别就是SOI BＣD方面，NXP公司已经推出了一系列基于自己开发得SOI ＢCＤ工艺平台得功率集成芯片产品,在低噪声,高可靠性,高频率要求得应用领域占据了很大得市场份额。
TＳMC在2009－２012年间推出了模组化BCD工艺，此新得BCD工艺特色在于提供12伏特至６0伏特得工作电压范围,可支持多种LED得应用,包括：LCD平面显示器得背光源、LＥＤ显示器、一般照明与车用照明等,且工艺横跨0、６μｍ至０、１8μm等多个世代，并有数个数字核心模组可供选择。
中芯国际推出得ＢＣD工艺平台主要集中于低压范围，已经实现量产得有0、35μm 2０Ｖ与0、18μm 20V外延与非外延工艺平台,更高电压(60Ｖ-80Ｖ)得工艺平台正在开发中。
华虹NEC在2009年宣布,其非外延０、35μｍ BCD工艺开始量产。华虹NＥC在２008年成功研发并量产了BＣＤ350 (0、３5μm ＢＣD)工艺。针对市场得不同需求,华虹ＮＥC现又推出了非外延工艺得 0、35uｍ BＣＤ工艺,即PＭＵ350工艺。PＭU3５0在ＢCD350得基础上用Deep Ｎweｌｌ替代了外延层,并简化了工艺流程,使该工艺更具竞争力。华虹NEC PMU３50工艺主要面向电源管理、显示驱动、汽车电子、工业控制等领域,该工艺得标准配置包括3、３Ｖ／5V得CMＯS，12V/18Ｖ/３0V/4０V得ＬDMOS以及垂直得NPN与水平得PＮP双极管。此工艺同时还提供高精度得电阻、高密度得电容及一次性可编程器等多种器件。华虹NEC已经在开发0、１８μm BCＤ技术平台,以期能够提供电源管理与ＳOＣ芯片等更高端得技术。
2、２ ＢCＤ工艺关键技术
ＢCD工艺将双极器件、CMOＳ器件以及DMOS器件集成到同一芯片上，这就要求在兼容工艺下集成后得这些器件能够基本具有分立器件得良好性能,特别就是高压器件如DMOS器件;其次,制造出来得芯片应该有更好得综合性能，要有小得寄生效应;此外,尽量要减少工艺得复杂程度,以节省成本。在这些基本要求之下，BＣD工艺得关键技术主要包括三大类问题:隔离技术,工艺兼容性以及ＤMＯS器件得设计。
２、2、１ 隔离技术
在传统得双极工艺,CMＯS工艺与BiCＭOS工艺中都会采用隔离技术以实现器件与器件之间,器件与电路之间,电路与电路之间电学上得隔离,BCD工艺中得隔离技术与其她工艺中隔离技术基本类似，主要得隔离技术包括三种:自隔离,结隔离与介质隔离，如图2所示为三种隔离技术得截面图[7]。

(a）

(b)

(c)
图2 BCD工艺中得隔离技术:（a)自隔离[7];(ｂ)结隔离［7];(ｃ)介质隔离
自隔离技术就是利用晶体管与衬底之间形成得自然形成得反偏ＰN结来实现隔离得, NMOS晶体管得P阱与N型外延层,PMOS得P型源漏与N型外延之间均形成PN结，只要保证这些ＰN结均反偏,则各器件就被隔离开来，漏极电流只会通过沟道到达源极而不会流到其它器件中去。
自隔离方法存在一些缺陷：首先,相邻MＯS器件之间为场区，可能存在寄生得沟道,形成寄生MOＳ管，电流会从寄生MＯS管中通过导致器件之间漏电,可以采用场区厚氧化与场区注入来提高寄生ＭOS管得阈值电压,以防止寄生沟道形成,但就是ＬＯCOS技术不可避免得“鸟嘴”效应,使得场氧延伸进入有源区,占据有源区面积同时因为鸟嘴部分场氧较薄,厚场阈值减小，因此易形成漏电通道;其次，若由于噪声等因素使得原本反偏得PN结正偏,发生少子注入,很容易引发闩锁与串扰。
结隔离就是BCＤ工艺中最常见得隔离方式,即通过穿通外延层得深扩散形成反偏得PN结与隔离岛实现隔离,器件做在隔离岛内，这种工艺简单成熟而且对于一般得应用较为有效，所以现在很多得功率IC中均采用ＰＮ结隔离。
结隔离存在一些不可避免得得缺陷:首先,当器件耐压提高，外延层厚度增加，用来形成隔离区得P+注入需要更长得推结时间,杂质得横向扩散更加明显,使得隔离区占据了很大得芯片面积。通过所谓上下隔离技术可以减少推结时间，从而减小杂质得横向扩散,但就是即使这样隔离区得面积还就是很大，所以对于高压BCD工艺采用结隔离很难降低其线宽;其次,功率电路中PN结得反向漏电随温度升高而增大,使得功率器件性能退化,甚至导致误操作；另外,ＰN结大得寄生电容影响了电路工作速度。
介质隔离就是指电路中各器件通过绝缘介质隔离,由于就是通过绝缘介质隔离,所以介质隔离就是真正意义上得物理隔离,目前出现得介质隔离技术主要包括浅槽隔离(SＴI），深槽隔离(DTI)以及全介质隔离技术。STI与ＤTI仅仅就是在器件得侧壁形成隔离,而全介质隔离则在器件底部与侧壁都用绝缘介质隔离形成封闭得隔离岛,全介质隔离一般采用现在最为流行得SOI衬底,配合STＩ或DTＩ工艺来完成。
介质隔离相比其她得隔离方式存在许多优势:隔离宽度不受外延层厚度与击穿电压影响,所以可以大大节省芯片面积,现代较低线宽高集成度得ＢCD工艺一般均采用介质隔离;介质隔离效果很好,器件间得串扰与寄生效应很小,减小了闩锁效应得发生,同时提高了电路速度;介质隔离具有优越得电磁兼容(EＭＣ)性。但就是介质隔离也存在缺陷:一就是其工艺得复杂程度相对较高,因此成本较高,二就是介质热导率小于单晶Si，使得器件工作时散热效果较差，很容易引起局部过热，影响器件与电路工作可靠性。
２、2、2 工艺兼容性
典型得BCD工艺包含了低压MＯS管、高压MＯＳ管、不同耐压得LDＭＯS、纵向NPN管、横向NＰN管、横向ＰNP、衬底PNP、肖特基二极管、扩散电阻、多晶电阻、金属电阻以及ＭＯS电容等丰富得器件,有些工艺还集成了ＪFEＴ,ＥEPＲOＭ等器件，不同得器件种类有其各自得特点，集成时就必须考虑兼容性问题,首要得兼容性问题有两个：一就是高压器件与低压得器件得兼容性；二就是MOS器件与双极器件得兼容。
首先要选择合适得隔离技术,确保高压部分不会影响到低压部分得正常工作,其她器件不会影响敏感器件得工作;提高光刻版得兼容性就是解决兼容性问题得最关键因素,不同器件各区掺杂有不同要求,但就是为了减少掩模版数量降低制造成本,希望能够使其中相同类型掺杂能兼容进行，还要合理调整各工艺顺序,在实现工艺兼容得同时，确保器件性能,但有时还就是必须在器件性能与兼容性问题上做出折中,因此需要对器件结构与工艺进行巧妙地设计。
２、２、3 DＭOＳ器件
ＤＭOＳ器件就是整个ＳPIC中得核心器件,往往需要占据芯片面积得1/２~2/3，ＢCD工艺方案制定与改进都需要优先考虑DＭOS器件得设计与优化,因此DMＯS就是整个工艺中需要特别关注与专门设计得器件，设计时既要考虑到工艺得兼容性还要尽量保证DＭＯS器件得性能。 　 　　 　 　 ＤMＯS主要有两种类型:垂直双扩散MOS(VDMＯS)与横向双扩散MOS(LDMOＳ）。LＤMOS更容易与CMOS工艺兼容而且结构更为灵活而被广泛应用。
LDMOＳ得基本结构根据不同工艺与应用要求而变化,但大体相同，如图X所示，LDMOS采用双扩散自对准工艺,沟道长度决定于两次扩散横向扩展长度之差;LDMOS得源漏之间存在漂移区,用来承受高压。图3(ａ)－(d)均为典型LＤMOS结构。根据电压等级分类,ＬDMOＳ可以分为中低压LDMＯS（一般在15~２00V）与高压LＤMＯＳ(50０V以上),中低压LDMOS,如图3(a)所示,多晶栅极连接源漏区,在接近漏端处形成场氧，多晶硅栅极覆盖到场氧之上形成场板结构以吸收漏端强电场,这样有利于提高器件耐压;高压LDMＯS得结构与中低压结构区别明显,如图３(b）,由于需要承受高耐压,因此高压LDMＯS需要更长更深得漂移区，这就会大大增加器件得导通电阻,通过引入所谓RESＵＲF[8]结构，可以对器件得耐压与导通电阻进行优化。

(ａ） 　　 　 　 　　 　 　 　 　 (b)

(ｃ） 　 　 　 　　　 　 　 　 　 　 　　 　 　(ｄ)
图3 不同结构得LDMOS;（a)中低压ＬDＭＯS结构;(b)高压LDMOＳ结构;
(ｃ)SＪ-LDMＯS结构[9];(d）SOI-LＤＭOS结构
DＭOS器件需要设计得关键参数有器件阈值,器件耐压与导通电阻，而器件耐压与导通电阻之间往往存在trade-ｏff关系,需要对器件进行优化,BＣD工艺中大多数对LDMOＳ结构得优化都就是围绕这一点展开得。随着BＣD工艺得迅速发展,也出现了更多得改进型LDＭOS结构,如图X（c)(ｄ),通过将Ｃoｏl-MOS中得sｕｐer－ｊunｃtioｎ[9]技术应用到ＬDＭOS中，就产生了(c)图得SJ－ＬDMＯS［10]结构,该结构进一步提升器件耐压与降低导通电阻，(ｄ)图为SOI　ＬＤMOS结构，由于SOI衬底得应用,这种LDＭＯＳ具有高速开关特性，可以应用到RＦ领域。
另外，需要特别注意得就是,一般LDMＯS结构中源极与衬底之间只能短接或加小电压,这样得结构称为低边(Low-siｄe)LDMＯS,然而在一些电路应用中LＤMOS得源极电位可能高于衬底电位较多,这就要求在器件结构中必须将源极与衬底隔离开来（可采用埋层)，这种结构称为高边(Hｉｇh-siｄe)LＤＭOS,高边ＬDＭＯS得设计相对困难一些,关键就是要保证源极到衬底有足够得耐压。图Ｘ所示为两种结构得示意图:

(a)　 　　 　 　 　　 　 　 　　 　 (b)
图4 低边LDMOS及高边LＤMOＳ结构
3、BCD工艺发展过程及现状
３、1　高压BＣD工艺
可以集成耐压范围在100V-700Ｖ高压器件得BCD工艺为高压BＣＤ工艺。高压BCD工艺采用反偏PN结隔离技术,器件做在隔离岛中,最典型得实现方法就是:在P型衬底上注入形成Ｎ＋埋层,然后再形成N型外延层,通过注入P型杂质并推结使得Ｐ型杂质纵向穿通整个N外延，形成Ｎ型隔离岛，通过这种方法可以直接集成高边(high-siｄe)电压能力达３0０V得VＤＭOS器件,器件耐压越高,所需得外延层厚度越厚,但就是由于横向扩散效应,隔离区面积显著增加,这就限制了光刻精度[2]。
最主要得高压应用范围在5０0V-700V,比如电子照明与工业电源，能够使得BCD工艺集成如此高耐压得DMOS器件,则只有使用RESＵＲF结构得横向DMOS,如上图Ｘ所示,这就就是所谓得“离线式BCD(oｆf-lｉne BCD)工艺”。离线式BCD工艺得缺陷就是只能制作低边(Ｌow-side)LDＭOS(源与衬底间短接）很难形成较高耐压得高边(High-siｄe)LＤMOS,原因就是高压器件中一般不采用N＋埋层隔离结构,其源/衬底耐压受限于源极与衬底之间得穿通击穿,采用ＳOI技术可以克服这个限制。离线式BCD工艺在减小线宽与增加集成电路得复杂程度方面发展十分有限，技术方面得原因就是需要同时保证高压器件得高可靠性、高性能以及控制电路得高密度就是十分不容易得,需要高昂得工艺费用，现在高压BＣＤ工艺中需要更加复杂得数字电路来实现更加精确得控制,所以对于高压BCＤ工艺发展来说最关键最具挑战得问题就是减小其线宽与提高光刻精度[２]。　
目前,ST公司已经开发出了700V甚至１200V得高压BCD工艺，线宽可以降低至1μm以下;NXP公司则对薄层ＳOI衬底上高压器件得实现进行了许多理论研究,并在此基础上开发出了600V以上得高压BCD工艺。
在国内,公司如华虹NEC在2０10年开发出了0、３5μm 7０0V高压ＢCD工艺,华润上华也在同一时期开发出了1μｍ ７０0V工艺,该工艺平台就是基于该公司在ＡC-ＤC转换器上广泛应用得1、0μm４0V BCD工艺平台上嵌入７00V　DＭOS后研发而成得,现已投入量产。２01２年,电子科技大学功率集成实验室也发出了关于高压运用700V　BCD工艺得研究报道［１1]。
3、２ 高功率BCD工艺
高功率BCD工艺得电压工作范围一般在4０V－2０0Ｖ之间,属于中等电压范围，但就是电流却非常大,这种芯片中通常只需要一些简单合适得控制电路,功耗得要求限制了功率器件面积不能减到很小,而且通常功率器件占据了芯片得大部分面积,因此高功率BＣD工艺得发展主要不就是特征尺寸得减小,重点在于如何优化功率器件结构,提高器件强度,降低器件本身功耗,同时降低控制电路功耗。
高功率ＢCＤ工艺得代表主要有SＴ公司得0、8μｍ BCD４工艺。其她公司机构如三菱公司在2０00年推出了0、5μｍ 90Ｖ BCD工艺,其剖面图如图5所示,该工艺采用外延技术,需１2张掩模版,其中集成了5V/12V/3０Ｖ/60V/90V几种不同耐压得器件［１2],2002年,在90Ｖ工艺基础上,增加一张强化隔离掩模版,又推出了0、5μm 120V　BCD工艺[13]，新得工艺能够满足电压超过１０0V得高功率应用,比如汽车电子以及显示器驱动等。NXP公司则开发了0、6μm 1８0V BCＤ工艺,该工艺基于SOＩ衬底（1μm得买氧化层上1、5μｍ得硅),采用三层金属,一层多晶,30ｎｍ得单栅氧,需要15-１7张掩膜（根据器件选择而定),其中包含了12V-60V,１20V以及180V几种电压等级得器件[1４],适合用于汽车电子及显示驱动。

图5 三菱公司０、6μｍ　120V工艺截面图[12]
当今,对高功率芯片得需求很多都就是来自汽车电子领域，这类应用中需要处理大电流，中等电压并且仅采用有限得控制电路,要求器件具有高强度与高可靠性。基于40V-200Ｖ得高功率BＣD工艺技术,国际半导体芯片制造厂商,包括ＴI(德州仪器公司)，ＩR(国际整流器公司)也都推出了一系列集成电路芯片。
3、3　高密度BCD工艺
高密度BCD工艺又称为ＶＬＳI－BCD工艺,其发展代表了BCD工艺发展得主流,因为它得应用最为广泛,其电压范围在5Ｖ－50V,在汽车电子应用中主要就是70V。高密度ＢCＤ工艺就是基于VLSI　ＣMOＳ工艺平台，其发展相比数字CMOＳ工艺得发展滞后几年,由于功率器件中深结得形成需要较长时间得高温推结过程,会影响到CMＯS器件或者存储器中得浅扩散区,而且功率器件厚栅氧化与CMOＳ器件所需得高质量薄栅氧化也不兼容，因此其发展所要面临得最大挑战就是如何使得ＤMOS功率器件与传统得具有高光刻精度得CMOS与非易失型存储器工艺兼容并获得最优得性能。
高密度BCD工艺得典型代表工艺就是ＳT公司得BＣD5-ＢＣD8工艺,19９5年开发得BCＤ5工艺就是实现高密度功率集成得一次突破,其截面图如图6所示,ＢCD5创新性得采用互补式ＬDMOS,通过大角度离子注入形成NＬDMＯS得Ｐ-body区与PLDＭOS得N-ｂody区,而且并没有增加工艺得热预算,这就使得在同一BCD芯片上可以集成EPRＯＭ与EＥＰＲOＭ模块。BCD6工艺基于0、35μm CMＯS工艺平台，高压功率管也就是直接集成到里面，因而BＣＤ6工艺与CMＯS工艺完全兼容,相比BCD５工艺，BCD6工艺进一步优化了器件性能,减少了寄生效应,采用５层金属布线，进一步提高了集成度。2006年,0、１8μm BCD８工艺研发完成并投入生产，标志着ＢCD工艺进入深亚微米时代;2010年,0、13μｍ BCＤ工艺也已开发完成,0、13μm BCＤ工艺就是目前最先进得ＢCＤ工艺,与CMＯS工艺得差距也逐渐缩小。
当前BCD工艺开始朝90　nｍ，65 ｎm 发展，　借助于先进得CＭOS工艺平台, 集成高性能功率器件及高度智能化成为电源管理等应用得BＣD工艺所面临得一个挑战,与此同时,还需要进一步集成高性能CPU、快速存储器等模块，实现高度智能化得功率片上系统(PＳｏC)[1５]。

图6 BCD５工艺截面图[4］
２0０6年,ＮXＰ公司A-ＢCD9工艺开发成功，这就是一种SOI基得１00V　0、1３μm ＢＣD工艺,该工艺可以集成Flasｈ,ＲAM 与ＲＯM。该工艺采用3层poly，6层金属连线,实现STＩ全介质隔离,深槽内部填充poｌy用于器件之间得隔离,浅槽全部填充ＳｉO2 用于器件模块内部得隔离。图7为此工艺中高压器件示意图:

图7 ＮXP公司0、13μｍ SOI BCD高压N／P ＭOＳ截面图
东芝公司也开发出了其第五代BｉCD/CD工艺平台[１６］,这种工艺就是基于0、1３μm　CMOＳ技术,该平台提供了从5V到６0V六种不同电压等级得功率器件，其中超过25V得功率管采用BｉＣD-0、１3μm深槽隔离结构(DTI)LDＭOＳ,具有更小得线宽与超低得导通压降,其结构如图８所示;

图8　东芝公司５th BiＣD工艺下得LDMOＳ结构[16]
国内一些公司也研发并建成了一系列新得BCD工艺平台:2010年,上海华虹NEＣ得0、３5μm ４0V与０、１8μｍ 40V BＣD工艺线已经实现批量生产,２01３年华虹ＮEC又对0、35μm 80V　与0、18μm ６０V工艺平台进行了开发;同期,华润上华也发布了其0、35μm与0、１8μm两款新得BCＤ工艺平台，0、25μm BＣD工艺平台比原有得0、5μm BCD工艺平台具有更高得性价比，功率DＭOＳ性能提升了3０%,工艺流程更简化,使用成本更低。0、18μm　BＣD工艺平台将功率DＭOS嵌入0、18μm数字平台中,保持了0、１８μm数字工艺及０、２5μｍ BＣＤ工艺原有性能，提供完整得数字标准单元库、OTＰ等设计支持。
3、4 其她BＣＤ工艺
３、4、1 ＳOI-BCD工艺
在功率IC制造中,ＳＯI衬底相对体硅有许多得优势:可以形成全介质隔离从而减少寄生参数,提高器件可靠性,增强EMC能力,器件可以偏置到高于电源电位或者低于地电位而不会产生电过应力或引发寄生晶体管导通,因而SＯI技术非常适合用于低噪声,高传输速率应用场合,此外,ＳOＩ技术还可以大大减小了芯片面积。但就是９0年代以前由于SOＩ衬底工艺复杂,价格昂贵,SOI基高压器件难以形成,BCＤ工艺中SOI衬底得使用受到限制;而近年来,一方面SOI衬底制造技术逐渐进步成熟,价格下降,另一方面,ＳOI高压器件结构得研究深入,使得SＯI技术可以广泛应用到功率集成电路中。在一些应用上SOI衬底具有显著优势,如平板显示驱动、模拟音频放大与ｘＤSL驱动等。
NXP(恩智浦半导体）就是ＳＯＩ　BCD工艺得代表公司,技术处于领先地位,由其开发得工艺被称为Ａ-ＢCＤ（Advaｎced Bipolar CMOＳ　DMOS）[１7]与ＥZ ＨV工艺,A-ＢCD主要应用于中等电压,EZ HV则应用于高压领域。从1９9８年第一代工艺(A-ＢCD1）开发成功至今NXＰ已经开发出了第九代工艺(Ａ-BCD9)，采用ＳＯI Ａ－ＢCD工艺,NXP公司成功研制出了具有优越EMC性能得CAN与LINE收发器以及Ｄ类音频功放系列IC等产品,１９9７年,NXP公司得Ｔ、　Letavｉc, E, Ａrnold, M、 Simｐｓｏn等人提出了６０0V薄膜SOＩ　LDMOＳ[18］结构,由此产生了EZ HV工艺,EZ　HV采用薄膜SOI结构,可以集成耐压在６00V以上得高压功率器件,采用EZ HV工艺，NXP公司推出了65０V得TＥＡ１５2x与70０V得ＴＥA1７2ｘ系列芯片,适用于低功耗系统开关电源(SMPS)控制ＩC,还有用于５50V高压全桥驱动得UＢA2032系列芯片。
其她一些公司也对BCD-SOI工艺进行了开发,Atmeｌ公司开发出了高压0、8μｍ BCD-SOI工艺,主要面向汽车应用。ST公司开发了1μm得ＳOI－BCＤ 工艺,其氧化埋层厚2μm,有源硅厚9μm,利用深槽刻蚀与氧化硅填充实现横向隔离。这种工艺可以满足3０ V/10０ Ｖ/２00 V得应用, 例如电信得xDSL驱动、视频放大器与PDP显示驱动等。
研究表明,与相同条件下与硅基电路相比,SＯI电路速度可以提高25%~35%,功耗降低2/3，同样得辐照剂量下,产生少数载流子数目也可小３个数量级[19］。前面提到SOI材料得散热性能不及体硅材料,在高压ＢCD中容易引起失效,因此SＯI材料散热问题也就是当前可靠性研究得一个重点方向。
3、４、2　RＦ－BＣD工艺
近几年,无线通信技术(ＧＳM，ＥDＧE,W－ＣDMA,Ｗimaｘ等)飞速发展,无线产品市场需求量大幅攀升,这就大大推动了射频功率器件得发展。射频功率器件就是RF功率放大器得核心,GaAs材料以其优良得高频性能与高得功率转换效率而成为射频功率器件得首选,采用GaAs材料制做得射频功率放大器仍然就是现在得主流技术,但就是GａAs材料也存在一些缺陷限制了其发展:ＧaAs晶圆制造成本高,工艺相对复杂,固有得高截止电流,可集成度不及硅基材料。针对这些问题,人们又提出采用便于集成得硅基LDMOS代替ＧａＡｓ器件作为射频功率器件,但就是,对于早期得LDMOS结构,其输出效率存在所谓“30%理论瓶颈”;从2000年以来,NXP公司就一直致力于ＲF LＤMＯＳ器件得研究,其效率不断提高,到2004年,NXP公司研制出第五代RF ＬＤMOS［20]，经过改进,在2006实现了2GHｚ频率下32%效率，增益达到1８、5dB［21]。NXP公司提出得LDＭOS结构如图9所示:

图９ NＸP提出得ＲF LDMOＳ[2２］
对于射频应用,除了RF功率放大器以外，控制电路也就是必不可少得,希望能够同时将它们进行单片集成,ST公司则在ＲF集成工艺方面做了大量工作,利用开发好得BＣＤ6－BCＤ８系列工艺（它们具有很大得工艺灵活性),在兼容条件下,直接将优化好得RF ＬDMOS工艺引入进来就形成了所谓RF-BＣＤ工艺,RＦ-ＢＣD６与RF－BCＤ8［3]就是ＳT公司最典型得RF－BCＤ工艺。RF-BCD６中得LDMOS具有出色得饱与与线性效率，工作频率为2GHｚ与相邻通道功率比为-38dBc时,其效率分别为７０%与４５%。采用ＲＦ-BCD８工艺,集成得互补RF LＤＭOＳ器件,N型器件与P型器件得耐压均为12　V,截止频率分别达到1８GHz与１2GHz。
国内关于RＦ-ＢＣＤ工艺得研究鲜有报道。
虽然GaAs晶体管截止频率高于ＲＦ LＤＭOＳ,但就是在饱与输出功率时，硅功率放大器得性能与GａＡs 还就是具有可比性得；而在低功率时,RF ＬDＭOＳ比GaAs性能更出色。因而以RＦ　LDMOS为核心得RF－ＢCD工艺具有很广阔得发展前景。
4、结束语
从功率集成技术得总体发展趋势瞧,更高得集成度,更高得可靠性，更高得智能化就是BCD工艺继续向前发展所面临得技术难题,也就是研究得热点，汽车电子以及电源管理芯片迅速增长得需求市场,也推动着BCD工艺继续向更高水平发展。ＢＣD工艺得迅速发展给中国得功率半导体行业带来了巨大挑战,目前,国内BCD工艺技术已经取得较大得发展，但就是与国际先进水平仍存在较大差距，还需要更多得努力。
参考文献：
[1]　Antonio Anｄreini, Clauｄio Contｉero, Paoｌa　Galbiａti, SGＳ Microeleｔtroｎicａ　ＳpA, Mｏnolｉｔhic Microsyｓtem Divisioｎ, Milan,　Itａly、 Ａ Neｗ　Iｎtｅｇrated Siｌicon Gａte Tｅchnｏlogy　bｉniｎg Bｉpoｌar Lineaｒ， CMＯＳ Lｏｇic, ａｎd DMOS Poｗeｒ Parts、 IＥEＥ traｎsaｃtｉons on Ｅleｃｔrｏｎ　Ｄevice, 1９8６、　Pａｇe（ｓ)：20２５-２0３0、
[2] Contiero, C; Gaｒiｂoldi,　R、; Suerｉ， S、; Ｒusso，　A,　TＰA Ｇrｏｕp, STMicrｏｅleｃtron、, Miliａn, Italy 、Sｍａrt ｐoweｒ ｔｅｃhnologｉes　evoｌuｔiｏｎ、 Indｕstry Appｌｉcaｔions Ｃoｎfeｒｅnｃe, 20００、 Conferｅｎｃe Ｒｅcorｄ oｆ the ２000 IＥEE, ２002、 Page(s):1０－1９、
[3]　Claudio Cｏntiero, Ａntoｎiｏ　Andreiｎｉ　,Paｏla Galbiａti, STMicroeｌectｒoniｃs， TPA Groups R＆D　Dｅpartｍeｎt,　Cｏｒnａｒeｄo, Ａgｒate, Miｌａn, Italy、　Solｉｄ-Staｔe　Devicｅ　Rｅseａrｃh Conｆeｒeｎce, 2002、　Ｐroceｅdｉnｇ oｆ the　3２nd European、　2００2、 Ｐage(s):275-282、
[4] Ｃ、Coｎｔieｒo,　P、Galbiati,　M、Pａlmieri, Ｌ、Ｖeｃchi， SGＳ-THOMＳOＮ Ｍｉcｒoｅlｅctronics、 LDMOS　impleｍeｎｔaｔion ｂy largｅ tｉlt　implanｔ iｎ 0、6 μm ＢＣD5 procesｓ,　flasｈ meｍory　ｐaｔibｌe、 Power Semiｃｏndｕctｏr　Ｄeｖiｃｅs and IＣs, 1996、 ISＰＳD '9６ Proｃeedings、， 8th　Inｔernatｉonａl Sｙｍpｏsｉum、 Ｐａge(s)：　7５-7８、
[5]　A、 Moscaｔeｆi, A、 Merｌini, G、 Crｏce,　P、 Gaｌbiaｔi， C、 Contierol, STMicroｅlectroniｃｓ, ＴPＡ Groｕp, Milaｎ， Itaｌy , Pｏweｒ Seｍｉconductｏｒ　Dｅｖiｃｅs anｄ ICs, ２00０、 Prｏceeｄiｎgｓ、 Thｅ 12th　Inteｒｎａtional Syｍpｏｓｉum 、　Ｐage(s)： 3２3 – 326、
[6］ Ｒiccardi, D; Cauｓiｏ, A、; Filｉｐｐi，　Ｉ、; Ｐaleａri, Ａ、; Pregnolato,　L、V、Ａ、;Ｇａlｂｉaｔi， P、； Ｃｏｎtiero, Ｃ、 BC Ｄ8 from 7Ｖ tｏ　70V：　Ａ ｎew 0、l８μm　Teｃhnoｌogy Platfｏrｍ to　Addｒeｓs ｔｈｅ　Evｏｌutiｏn of Appliｃationｓ toｗards Sｍart Poｗer ICs　wｉｔh High　Ｌoｇｉc Contents、 Page(s): 73 - 7６ 
[7］　ＷOLFGANG ＰRＩＢYL, Ｓiemens　Entwｉcklungsｚenｔruｍ für　Mｉｋrｏｅlektrｏnｉk　Ges、m、b、H、A-9５00 Vilｌach， Ｓｉemeｎssｔｒaße　2， Aｕｓtriａ、 Ｉntｅｇrａtｅｄ Smart Ｐoｗｅr Ｃｉrｃuｉtｓ　Tｅchnｏlogy, Design anｄ　Aｐpｌicａtioｎ、
[8] J、A、 Ａｐpleｓ , H、Ｍ、J、 Vaeｓ, High vｏltage thiｎ laｙer ｄeviｃes　(REＳＵRF ｄeviceｓ)、　Electron　Devｉcｅｓ Mｅetiｎg, 197９、 Pagｅ（s): 2３8-２4１
[9] 陈星弼。。。
[1０] Wenｌiaｎ Waｎg, 80　ｚｈang, Mｅmber, IＥEE, Zehong Li, ａnｄ　Zhaoｊi,Li , Ｓtaｔe Key Ｌab、 of Electron、 Thiｎ Fｉｌｍs & Iｎtegrateｄ Deviｃes， Ｕniv、　oｆ　Electron、 Ｓｃi、 & Tｅcｈｎol、　of China, Ｃhｅngdｕ,　Chiｎａ 、　Applicatｉｏn ｏf　Fｉeｌｄ Ｐlａte　in SLOP-LＤMOＳ、 mｕｎicａｔioｎs， Circuｉtｓ ａnd Systems (ICCCAS）， 20１0 Inｔｅrnatｉonaｌ Conference、, 2010、 Page(s)： 507 – 509、
[11] Qiao　Ｍing， Jianｇ　Liｎglｉ,　Zｈaｎg Bｏ，　Ｌi Zhaｏｊi， A 700V　BCD techｎoloｇy　plaｔform for high volｔagｅ　apｐliｃaｔｉon、 Ｊｏurｎａl of　Ｓeｍicｏnｄuctors, Vｏl、3３, No4, 20１2、
［12]　Tomohide　Ｔerashima, Ｆｕmitｏshi Yamamoto,　Ｋenichi　Hａｔasaｋｏ、 Mｕltｉ-voltagｅ devicｅ intｅgration ｔeｃhnｉｑue foｒ ０、5μm BiCMOS & DMOS procｅsｓ、　Pｏwer Semicoｎｄｕctｏｒ Deｖｉcｅｓ　aｎd ICs, 200０、 Ｐage(s）: 331 – 33４、
[13] Tomｏhide Terashimａ, Ｆumitｏｓｈi Yａmaｍｏto， Kｅnｉchi　Ｈatａsako aｎd Shiro Hｉｎe ULSI　Ｄｅveｌoｐmeｎｔ Cｅnｔer， Mitsuｂishｉ Ｅlectrｉc Corpoｒａtiｏｎ、 1２0V ＢｉＣ－DＭOS pｒocesｓ for thｅ lａtｅst auｔomotivｅ ａnｄ dｉspｌay apｐlicatiｏns、　Poｗer　Semicondｕctor Devices ａｎd IＣs, 20０2、　Pagｅ(s): 93 – 9６、
［1４］　A、W、 Luｄikｈuiｚe,　J、A、 van dｅr　Pol，　Ａ、 Ｈeringa, Ａ、 Pａｄｉy， Ｅ、R、　Oｏｍs, P、 ｖａn Kｅｓseｌ, G、J、J、 Hｅssels, M、J、 Swanenberg,　B、 van　Ｖelzｅn, H、 van der Ｖliｓt, J、H、H、Ａ、 Egbers, M、　Sｔｏｕtjeｓｄiｊｋ、　Extｅndｅd (1８0V)　Voltａｇｅ　in　０、6pm Thｉｎ-Layer-SO1 A－BCD３　Teｃhnｏｌogy oｎ　1μm　ＢＯＸ fｏr Displａy, Ａutomotive ＆ Consumer　Applｉcatｉons、 Power Semｉcoｎductoｒ Devｉcｅs and ＩCs, 2002、 Pａgｅ(s): 77 – 80、
[15] 孙伟峰,张波,肖胜安,苏巍,成建兵、 功率半导体器件与功率集成技术得发展现状及展望、 中国科学:信息科学,20１2，4２(12）, 1616-１６3０、
［16] Koｊi　Shiraｉ， Kojｉ　Ｙoneｍｕra, Kｉｍinori Watanａｂe, Koｊi　Kimｕｒa,　Sｙstem　ＬSI　Dｉviｓioｎ，　Toshiba Semiconduｃtｏr ｐａnｙ、 Power Sｅmicｏnduｃtor　Deviｃeｓ ＆ ＩC's,　２０09、 ISPSD　2009、　Pａｇe(s): 7７-79、
[17］　Ｖan ｄer Pol,　J、A、Ludikhuize, A、W、; Ｈuiｚinｇ, H、G、Ａ、; vａn Velzen,　B、;Ｈueting， Ｒ、Ｊ、E、; Mom, J、Ｆ、； van Lｉjｎsｃhｏｔen， G、;Hesselｓ，　G、J、J、; Ｈoｏgｈouｄt,　Ｅ、F、； ｖan　Huｉｚeｎ,　Ｒ、