CMOS制造工艺流程介绍.doc

研究生课程报告题 目CMOS制造工艺流程介绍学生姓名鲁 力指导教师学 院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1） 双阱工艺注入在硅片上生成N阱和P阱。（2） 浅槽隔离工艺隔离硅有源区。（3） 多晶硅栅结构工艺得到栅结构。（4） 轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。（5） 侧墙的形成保护沟道。（6） 源漏(S/D)注入工艺形成的结深大于LDD的注入深度。（7） 接触(孔)形成工艺在所有硅的有源区形成金属接触。（8） 局部互连(LI)工艺。（9） 通孔1和钨塞1的形成（10） 金属1(M1)互连的形成。（11） 通孔2和钨塞2的形成。（12） 金属2(M2)互连的形成。（13） 制作金属3直到制作压点及合金。（14） 工艺是参数测试，验证硅片上每一个管芯的可靠性。由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。如果要双阱注入在硅片上生成N阱和P阱。那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。2、浅槽隔离硅有源区浅槽隔离（Shallow Trench Isolation）简称STI，此技术用来制作主动区域之间的绝缘结构已逐渐被普遍采用。STI结构的形成通常是先在半导体基底上沉积一层氮化硅层，然后图案化此氮化硅层形成硬掩膜。接着蚀刻基底，在相邻的元件之间形成陡峭的沟渠。最后，在沟渠中填入氧化物形成元件隔离结构。虽然STI工艺比LOCOS工艺拥有较佳的隔离特性，然而由于等离子体破坏，可产生大量的蚀刻缺陷，且具有尖锐角落的陡峭沟渠也会导致角落寄生漏电流(Corner Parasitic leakage)，因而降低STI的隔离特性。3、 多晶硅栅结构工艺晶体管中的栅结构的制作是流程当中最关键的一步，其原因主要是：栅氧化层是工艺中最薄的薄膜；多晶硅栅是工艺中物理尺寸最小的结构，通常是整个硅片上最关键的CD线宽。其主要步骤为：栅氧化层的生长；多晶硅淀积；第四层掩膜(多晶硅栅)；多晶硅栅刻蚀等。经常用到的方法是在低压化学气相淀积设备中，使硅烷分解，让多晶硅淀积在硅片表面，其厚度约为5 000 A。多晶硅可以提供较低的工作函数(较低的开启电压)和可靠的多晶硅氧化膜。在多晶硅与光刻胶之间通常有一层抗反射涂层(ARC)，其目的是减少不希望的反射。4、 轻掺杂(LDD)漏注入工艺形成源漏区的浅注入每个晶体管都要经过两次注入，首先是称为轻掺杂漏注入的浅注入，随后是中等或高剂量的源/漏(S/D)注入。轻掺杂漏注入使用砷和BF2这些较大质量的掺杂材料和表面非晶态的结合有助于维持浅结，浅结有助于减少源漏间的沟道漏电流效应。n轻掺杂漏注入的步骤是：第五层掩膜(nLDD注入)；nLDD注入(低能量，浅结)，P一轻掺杂漏注人的步骤是：第六层掩膜(pLDD注入)；pLDD注入(低能量，浅结)。5、侧墙的形成侧墙用来环绕多晶硅栅，以防止更大剂量的源漏(SD)注入过于接近沟道可能引起的源漏穿通。主要步骤是：淀积二氧化硅；二氧化硅反刻。首先，在整个硅片表面淀积一层二氧化硅，随后利用干法刻蚀工艺反刻掉这层二氧化硅，但并不是所有的二氧化硅都除去了，多晶硅栅的侧墙。6、源漏(S/D)注入工艺为了完成倒掺杂技术，用中等剂量的掺杂稍微超过LDD的结深，但是比最初的双阱掺杂的结深浅，上一步形成的侧墙阻止了注入杂质侵入狭窄的沟道。n+S/D注入的主要步骤是：第七层掩膜(n+S/D注入)；n+S/D注入(中等能量)。P+S/D注入的主要步骤是：第八层掩膜(P+S/D注入)；p+S/D注入(中等能量)。在n+S/D注入和P+S/D注入后，硅片在快速退火装置中退火。快速退火装置能够迅速达到1 000左右的高温，并在设定温度保持数秒，这种状态对于阻止结构的扩展以及控制S/D区杂质的扩散都非常重要。7、 接触(孔)的形成接触形成工艺的目的是在所有硅的有源区形成金属接触，这层金属接触可以使硅和随后淀积的导电材料更加紧密地结合起来。故钛是做金属接触的理想材料，也是可行的选择。钛的电阻很低，同时能够与硅发生充分反应，并且与二氧化硅不发生反应，当温度大于700时，钛和硅发生反应生成钛的硅化物(TiSi：)。钛和二氧化硅不发生反应，因此这两种物质不会发生化学的键合或者物理的聚集，因此钛能轻易地从二氧化硅表面除去，而不需要额外掩膜。钛的硅化物在所有有源硅的表面保留下来。钛金属接触的主要步骤是：钛淀积；退火；刻蚀钛。工艺（8）-（13）主要是局部互联、通孔和金属互联的形成，它们的工艺过程部分相同，鉴于篇幅的限制这些工艺过程的具体过程不再叙述。最后一步工艺是参数测试，验证硅片上每一个管芯的可靠性。硅片要进行两次测试以确定产品的功能可靠性。第一次测试在首层金属刻蚀完成后进行，第二次测试是在完成芯片制造的最后一步工艺进行。金属刻蚀完成以后，利用电学测试设备的微型探针测试硅片上特定器件测试结构的特定电学参数。最后在芯片厂外利用电学测试/拣选设备自动对硅片进行探查和测试。CMOS制造工艺流程是一个有机的整体，要使整体的性能提高除了使单步的性能提高的同时，还要使各个部分之间有机的结合才能使整个CMOS制造工艺技术有所提高。