象棋快棋赛电子裁判计时器的设计-毕业论文.doc

数字逻辑大作业

目录
一、 设计目的和要求......................................................................3
二、 工作原理..................................................................................4
三、 系统方框图.............................................................................10
四、 电路组成和相关器件说明.....................................................11
五、 调试..........................................................................................12
六、 设计结论..................................................................................13
七、 设计心得和体会......................................................................14
八、 参考文献..................................................................................15
九、 附录1.......................................................................................16
十、 附录2........................................................................................17
十一、 附录3....................................................................................18
十二、 附录4....................................................................................19
十三、 附录5.....................................................................................20

一 设计目的和要求
一、 设计目的
象棋快棋赛电子裁判计时器的设计
相关说明：象棋快棋赛规则是，红、黑双方对奕时间累计均为三分钟，超时判负。
二、设计要求
（1）甲乙双方的计时器为一个秒时钟，双方均用3位数码管显示，预定的初值均为三分钟，采用倒计时方式。通过按扭启动，由本方控制对方，比如甲方走完一步棋后必须按一次甲方的按键，该按键启动乙方倒计时。同理，乙方走完一步棋后必须按一次乙方的按键，该按键启动甲方倒计时。
（2） 超时能发出报警判负。
（3）累计时间设置可以改变。

二 工作原理

1、首先，比赛双方的按钮可以通过单刀双掷开关来实现，比如甲方走完一步棋后按下甲方的按钮，此时单刀双掷开关接通乙方的计时器，就是乙方计数器接通了高电平开始计时,甲方接通低电平停止及时停止计时。
2、三段数码管的输入由三片74161的输出与基本逻辑门连接来实现，一片74161作为分钟数码管的显示控制，另外两片74161作为秒钟数码管的显示控制。
3、将分钟数码管控制端的74161改成模10的，将秒钟十位数数码 管控制端的74161改成模6的，将秒钟个位数数码管的控制端的74161改成模10的，同时可通过对74161的并行输入进行对弈时间的预置。
3、数码管的显示为倒计时显示，通过真值表和卡诺图化简数码管的输入，然后把计数器输出与基本逻辑门的连接作为数码管的输入。
下面附上数码管输入的卡诺图化简，其中第一段数码管为分钟的输入和秒钟个位数的输入的卡诺图化简：

D
C
B
A
a
b
c
d
e
f
g
0
0
0
0
1
1
1
1
0
1
1
0
0
0
1
1
1
1
1
1
1
1
0
0
1
0
1
1
1
0
0
0
0
0
0
1
1
1
0
1
1
1
1
1
0
1
0
0
1
0
1
1
0
1
1
0
1
0
1
0
1
1
0
0
1
1
0
1
1
0
1
1
1
1
0
0
1
0
1
1
1
1
1
0
1
1
0
1
1
0
0
0
0
1
1
0
0
0
0
1
0
0
1
1
1
1
1
1
1
0

DC
BA
00
01
11
10
00
1
1
X
0
01
1
0
X
1
11
1
1
X
X
10
1
1
X
X
a=(A’+B+C’)(A+D’)
DC
BA
00
01
11
10
00
1
0
X
1
01
1
1
X
1
11
0
1
X
X
10
1
1
X
X
b=(B+A+C’)(C+B’+A’)
DC
BA
00
01
11
10
00
1
1
X
1
01
1
1
X
1
11
1
0
X
X
10
1
1
X
X
c=C’+B’+A’
DC
BA
00
01
11
10
00
1
1
X
0
01
1
0
X
1
11
1
1
X
X
10
0
1
X
X
d=(A+D’)(B+A’+C’)(A+B’+C)
DC
BA
00
01
11
10
00
0
0
X
0
01
1
0
X
1
11
1
1
X
X
10
0
0
X
X
e=(B+C’)A
DC
BA
00
01
11
10
00
1
1
X
0
01
1
1
X
1
11
1
0
X
X
10
0
0
X
X
f=(B’+C’)(B’+A)(A+D’)
DC
BA
00
01
11
10
00
1
1
X
0
01
1
1
X
0
11
1
1
X
X
10
0
1
X
X
g=(B’+A+C)(D’)

C
B
A
a
b
c
d
e
f
g
0
0
0
1
0
1
1
0
1
1
0
0
1
0
1
1
0
0
1
1
0
1
0
1
1
1
1
0
0
1
0
1
1
1
1
0
1
1
0
1
1
0
0
0
1
1
0
0
0
0
1
0
1
1
1
1
1
1
1
0

C
BA
0
1
00
1
0
01
0
1
11
1
X
10
1
X

a=(C+B+A’)(C’+A)
C
BA
0
1
00
0
1
01
1
1
11
1
X
10
1
X
b=C+B+A
C
BA
0
1
00
1
1
01
1
1
11
0
X
10
1
X
c=B’+A’
C
BA
0
1
00
1
0
01
0
1
11
1
X
10
1
X
d=（C’+A)（C+B+A’）

C
BA
0
1
00
0
0
01
0
1
11
1
X
10
0
X
e=(A)(C+B)

C
BA
0
1
00
1
0
01
1
1
11
0
X
10
0
X
f=(B’)(C’+A)

C
BA
0
1
00
1
0
01
1
0
11
1
X
10
1
X

g=(C’)

三 系统方框图

四 电路组成与相关器件说明
电路组成：
74161芯片 三片
基本逻辑门
相关器件说明：
两片74161芯片改成模10计数器，分别控制分钟显示和秒钟个位数显示
一片74161改成模6计数器，控制秒钟十位数显示
基本逻辑门与74161的输出组合作为数码管的输入端，使其进行倒计时显示

五 调试
一开始采用两片7490芯片和D触发器构成的六进制计数器以及D寄存器来实现数码管的显示控制，其中D寄存器和三态门用来实现预置数值，这种设计比最终版本的设计预置数值和时钟输入以及输入端的操作简单，但完成时却发现，D锁存器初始状态为高阻态，而不是所想的0态，导致对时钟输入的三态门的控制出现了想不到的结果，而且经过多次尝试无法解决高阻态带来的问题，转而将计数器换成可以预置数值的74161模16计数器，通过对74161的改变，使其变成模10和模6的计数器，同样可以满足上述功能，此时高阻态的问题得到避免。
74161预置数值时先将74161芯片清零，再将三个芯片调到可预置数值的状态，最后先从分钟芯片开始预置数值，然后是秒钟十位芯片开始预置数值，然后是秒钟个位预置数值。时钟信号的第一个上升沿控制秒钟个位的预置数值。

六 设计结论
1、计时器可以通过计数器来实现，通过计数器在周期性的时钟下计数来达到计时的效果；通过计数的大小和时钟的频率可以得出相关的时间。
2、 对弈时间的设置可以通过的计数器的预置数值来实现，可以改变预置数值改变对弈的时间。
3、当所有时间用完，可通过基本逻辑门与计数器的输出来控制警报的产生。

七 设计心得
成员：
首先需要仔细分析设计的目的和要求，然后将其转化为电路的需求：比如计时可以通过计数和时钟频率的计算来实现；同时计时的数目太大可以通过对芯片的级联来实现；对弈时间的设置可以通过对计数器的预置数值来实现。 ——刘志成

成员：
考虑到比赛用的计时器是倒计时，所以将十进制加法计数器的0000至1001对应七段数码管的9到0，然后将自己设置的模六加法计数器的000至101对应七段数码管的5到0；通过单刀双掷开关控制时钟信号的输入与暂停，实现一方计时，另一方停止计时。通过对74161芯片预置数值及计数功能的处理避免了毛刺的产生。 ——周瑞亮

成员：
首先明确电路要实现的功能和目的，然后根据需要设计出相应的电路；连接电路图时，一定要电路图尽量化简到最简形式，以节省芯片和逻辑门，使电路更简洁；通过封装部分电路图的方法可以很好地时电路图看起来更简单。 ——乐远

八 参考文献
逻辑设计基础（原书第五版）........................................机械工业出版社

附录1 总体器件表
5

附录 2 总体设计图

附录3 封装内部图
zrl3

zrl2

yy3666

附录4 仿真结果

附录5 作者名单
软件三班
1143710314 周瑞亮 设计，选片
1143710316 乐远 连线，封装
1143710313 刘志成 调试，排除故障,撰写文档

20