合工大数电优秀课程设计优质报告.docx

数字电路课程设计设计汇报 学院： 计算机和信息学院 姓名： 学号： 班级： 通信工程14-2班 指导老师： 许良凤 吴从中 设计题目数字电路课程设计成绩课程设计主要内容（一）设计题目：智力竞赛电子抢答器1、设计任务：本课程设计任务是设计一个电子抢答控制器决定最先给出控制信号答题人。2、设计指标及要求：（1）通道数8个，每路设置一个抢答按钮, 供抢答者使用。（2） 电路含有第一抢答信号判别和锁存功效。在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者组别, 同时扬声器发出“滴嘟”双音, 音响连续23 s。（3）电路应含有自锁功效, 一旦有些人事先抢答, 其它开关不起作用。（二）设计题目：数字电子钟设计 1、设计任务： 本课程设计任务是设计一个数字电子钟能够准点报时并含有校时功效。2、设计指标及要求：（1）时钟功效: 采取数码管显示累计时间，以二十四小时为周期。（2）校时功效: 能快速校准“ 时”、“分”、“ 秒”功效。（3）整时报时功效: 具体要求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1 000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。(选做)（4）计时正确: 天天计时误差不超出10 s。指导教师评语提议：从学生工作态度、工作量、设计（论文）发明性、学术性、实用性及书面表示能力等方面给出评价。署名： 月 日设计题目：智力竞赛电子抢答器1. 设计任务和要求l 设计一个电子抢答控制器决定最先给出控制信号答题人。l 通道数8个，每路设置一个抢答按钮, 供抢答者使用。l 电路含有第一抢答信号判别和锁存功效。在主持人将系统复位并发出抢答指令后,若参赛者按抢答开关, 则该组指示灯亮, 显示电路显示出抢答者组别, 同时扬声器发出“滴嘟”双音, 音响连续23 s。l 电路应含有自锁功效, 一旦有些人事先抢答, 其它开关不起作用。2. 方案设计和论证l 方案一：利用编码器74LS148对电路进行输入判定，获取输入信息；然后送入74LS279进行数据保留于锁存，最终送入74LS48数码管驱动驱动数码管显示结果。l 方案二：该方案即为最终所采取方案，它采取了74LS148来实现抢答器选号，采取了74LS373芯片实现对号码锁存。输入电路由锁存器74LS373和按键组成。锁存器控制电路由相关门电路组成。优先编码器74LS148 进行编码, 编成二进制代码再送到BCD 码七段译码驱动器74LS247 , 最终送到共阳极七段数码管, 显示对应数字。l 选择方案：在方案一中，其电路较方案二较为复杂，包含到连线改变。它有本身优点，但其线途经于复杂，所以它不是首选方案。而因为方案二已能满足基础设计和提升设计要求，而且它原理更简单易懂，直观明了，元件更少，连线更方便，且比较轻易实现，所以最终选择了方案二。在主持人将控制开关打到开始时，抢答开关信号将进入锁存器，后进入74LS148，信号变为二进制信号，后经过译码器在显示器上显示。总体框图以下：3.单元电路设计l 输入单元： 输入部分由8个按钮开关，排阻和74LS373锁存器组成，在没人抢答时，74LS373使能端为为高电平，此时芯片处于工作状态，输入什么数据，就输出什么数据。当有些人抢答时，使能端为低电平，电路输入端被锁存，输出端继续输出锁存前数据，及输出不受影响。（注意：要接上拉电阻，以防电源和地短接）74LS373引脚图当三态许可控制端 OE为低电平时，Q0Q7为正常逻辑状态，可用来驱动负载或总线。当 OE为高电平时，Q0Q7 呈高阻态，即不驱动总线，也不为总线负载，但锁存器内部逻辑操作不受影响。l 编码单元：由优先编码器74LS148能够完成上述功效。当主持人控制开关处于“清零”位置时，74LS48BI=0，显示器灭灯；74LS148选通输入端ST=0，74LS148处于工作状态，当主持人将开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，等候输入端I7、I6、I5、I4、I3、I2、I1、I0输入信号，当有选手将键按下时（如按下S5），经74LS373锁存后，74LS148输出Y2Y1Y0，经74LS48译码后，显示器显示出“5”。这就确保了抢答者优先性和抢答电路正确性。当优先抢答者回复完问题后，主持人操作控制开关S，使抢答电路复位，方便进行下一轮抢答。74LS148编码单元74L148引脚图 74LS148功效表l 显示单元：优先编码器74LS148 进行编码, 编成二进制代码再送到BCD码七段译码驱动器74LS247 , 最终送到共阳极七段数码管, 显示对应数字。 4.具体电路图5. 调试分析及调试中所遇问题及处理方法l 显示电路不稳定问题，在进行调试阶段时发觉抢答器数码管显示选手编号不稳定。关键表现在单选手按下抢答键后数码管显示不是选手目前号码。所以着手对电路进行检验，首先检验电路连接是否有问题，然后又检验电路各个芯片管脚接错均未发觉问题，最终发觉当触动某按键连线时显示正常由此判定可能是因为出现了接触不稳或开关不稳问题。l 我们先根据仿真电路进行了电路连接，然后进行了测试，拨动不一样开关，显示器上有不一样数字，当某一选手抢答后，其它选手抢答无效，不过当拨到开关S0时，显示器上显示数字却是7，当开关拨到S1时，显示器上数字是6，以这类推，得到显示器上数字全部是对7取余数字，以后发觉原来是忘了接反向器造成以后我们为每一个开关全部接了一个反向器，最终问题得四处理。 6感想和体会在进行试验设计之前，分析了试验要求设计指标，而且翻阅了谢自美主编试验设计书，其中有类似试验，不过书中例子更为复杂，结合参考资料和老师所给PPT,我们确定了试验方案，而且根据设计电路进行了仿真，试验中碰到了部分问题，显示器上显示数字并不是试验要求数字，在接了反向器后问题得以处理。另外在进行电路测试时，我们发觉测试结果和仿真结果不一致，即结果不正确，不过我们连线电路和电路仿真是一致，仿真没有问题不过实际电路却出了问题，原来是仿真中有引脚高低点平不需要接，不过在实际电路中是需要接，不然结果就会出现问题，由此可见仿真和实际试验还是有一点差异，不过电路仿真也是十分必需，它能够让我们在不花费时间连线情况下，在电脑上就能够提前察知我们设计电路是否符合试验任务要求，同时也方便修改，并未也不会出现元器件损坏或接触不良等等问题。抢答器试验不仅帮助了我们愈加深入地去了解利用书本上知识，同时也提供了发散创新机会，也锻炼了我们小组协作能力。课程设计带给我们收获和书本知识是不一样，可能这就是所说“纸上得来终觉浅，绝知此事要躬行”吧，这次试验让我将学过部分知识串联了起来，一个竞赛抢答器需要锁存器、优先编码器等去共同实现，这能够让我在实践中愈加好地了解利用书本知识。7. 参考资料 1 谢自美. 电子线路设计.试验.测试 M，武昌：华中理工大学出版社2王毓银.数字电路逻辑设计第二版高等教育出版社 设计题目：数字电子钟设计1. 设计任务和要求l 设计一个数字电子钟能够准点报时并含有校时功效。l 时钟功效: 采取数码管显示累计时间，以二十四小时为周期。l 校时功效: 能快速校准“ 时”、“分”、“ 秒”功效。l 整时报时功效: 具体要求整点前鸣叫5 次低音( 500 Hz ) , 整点时再鸣叫一次高音(1000 Hz左右) , 共鸣叫6 响, 两次鸣叫间隔0 .5 s。(选做)l 计时正确: 天天计时误差不超出10s。2. 方案设计和论证l 方案一： 采取74LS90作为计时器，分和秒用74LS90设计为模60计数器，时用74LS90设计为模24计数器。 校时用和非门门组成组合逻辑电路实现其功效。用TTL和非门实现整点报时功效。l 方案二： 采取74LS390作为计时器，分和秒用74LS390设计为模60计数器，时用74LS390设计为模24计数器。 校时用和非门门组成组合逻辑电路实现其功效。用TTL和非门实现整点报时功效。l 选择方案：相对于方案一而言，计时器采取74LS90花费元器件更多，对于方案二，二十四进制电路和六十进制电路全部是用一个74LS390，花费元器件更少，电路更为简单，所以最终选择方案二。采取74LS390作为计时器，结合校时电路和整点报时电路。电路整体框图以下： 3.单元电路设计u 时间计数电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器组成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。实现这两种模数计数器采取中规模计数器74LS390，其引脚图和功效表以下图所表示：74LS390引脚图 74LS390功效表l 分、秒计时电路由74LS390 组成60进制计数器以下图所表示：将一片74LS390设置为10进制加法计数器，另一片设置为 6 进制加法计数器。因为6二进制表示是0110,所以在反馈清零时候，将十位QC和QB经过74LS00和非门后接入十位清零端。两片74L390根据反馈清零法串联。个位清零信号级联十位脉冲输入端。秒计数十位和个位，输出脉冲除用作本身清零外，同时还作为分计数器输入脉冲。74LS390十进制计数器清零功效，在连接电路时候要注意而且强调使能端连接，其将影响到整一个电路是否工作。控制原理：0000000100100011010001010110011110001001，第二片模值为10， 000000010010001101000101第一片模值为6，产生了六个脉冲时候向下级输出一个时钟脉冲。在实际电路图中分和秒电路以下：l 时计时电路时电路设计图所表示：由分计数器清零脉冲送入时个位计数器，电路在分脉冲作用下按二进制自然序依次递增1，当计数到24，这时小时个位计数状态是QDQCQBQA=0100（也就是4）, 小时十位计数器状态QDQCQBQA=0010（也就是2）时，小时十位计数器只有QB端有输出，小时个位计数器只有QC端有输出，将时十位QB、时个位QC端接一个二输入和非门，和非门输出一路送入小时十位计数器清零端，另一路送入小时个位计数器清零端。每时个位10小时向小时十位计数器送CP脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，从而组成24进制计数器。在实际电路中应用以下：l 校时电路校时电路是数字钟不可少部分，每当数字钟显示和实际时间不相符合时候，需要依据标按时间进行校时。该电路针对分计时脉冲和时计时脉冲进行控制，达成校时目标。为了实现分校正和时校正功效，能够经过控制开关使计数器对1HZ校时脉冲计数，用S1做校“时”用控制开关，用S2做校“分”用控制开关，这里利用轻触开关来实现校时功效，轻触开关一端接高电平，另一端接时或分个位，秒个位CP，当按下轻触开关时，时或分或秒个位就会加1，这么就能实现校时功效。实际应用电路以下：l 整点报时电路该部分关键实现功效是：当59分50秒开始，进行预报时，当秒钟为51、53、57、59秒时蜂鸣器响一声，共5声，通常根据4低音1高音次序发出间断声响。这里采取TTL和非门来实现整点报时电路。当初间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，所以可将分计数器十位Q和Q 、个位Q和Q，秒计数器十位Q和QA 和秒个位相和，从而产生报时控制信号。具体实现电路以下：4.具体电路图整个电路图关键由计时电路、显示部分、校时电路、整点报时电路等部分组成。计时电路进行计时并在显示器上显示，而且由校时电路控制各计数部分个位和信号发生器，正点前10秒开始，蜂鸣器1秒响1秒停地响5次，最终实现整个电路设计。5.调试分析及调试中所遇问题及处理方法l 在设计早期，因为原本每组提供了两个74LS390，我们原本设计使用两个390当做分和秒计时器，模值设计为60，用两个74LS90当做时计数器，不过以后来我们从其它组又借到一个74LS390，我们在电脑上修改了电路仿真，以后根据修改电路进行了电路插接。这么元器件更为简练，布线也较为简单。l 在连接完校时电路进行测试时也出现了问题，进行测试时，时和分全部能正常校正时，秒却出现问题，而不校时时候，秒从0跳到39，然后又跳回0，分和秒之间无进位，电路在时、分、秒进位过程中能正常显示，故可排除芯片和连线接触不良问题。首先我们检验了电路连接有没有错误，以后万用表直流电压档带电检测秒十位QA、QB、QC和QD脚，发觉是因为秒到分进位未拔掉所至。拔掉进位线后，电路正常工作。l 在进行计时电路连接时，我们首先连接好了分和秒计时电路，结果显示能够正常工作，不过在测试时计时电路时却发觉了问题，显示器没有显示，检验原因，发觉时74LS390没有接电源和地，接上电源和地后电路正常工作。6.感想和体会第二个试验比起第一个试验难度要大，电路要实现功效也较多，电子钟除了要能能够正确计时以外，还需要完成扩展功效，比如校时功效和整点报时功效，结合电子线路设计试验指导书和之前学习过数电书本知识还有课件上给出结构框图，我们确定了电路结构和元器件型号，经过了仿真以后，我们根据设计电路开始连接并进行测试验证。不过实际测试中又碰到了部分问题，在电路连接时一定要十分仔细，因为引脚一旦接错就会产生问题，当测试出现问题时，我们发觉就是引脚电源和地忘记接了，正确连接后问题得四处理，在插元器件时，我们将一个元器件插反了，不过当初并未发觉，以后打开电源时猛地闻见了一点糊味，我们赶快关闭了电源，以后检验是元器件插反，造成电源和地接反，由此可见在做试验中一定要将电源和地接正确，假如接反元器件就会被烧毁。在连接校时电路后测试却出现了问题，以后发觉时多接了进位线，在处理问题过程中，我们对芯片结构愈加了解，同时也锻炼了独立思索和处理问题能力。第二次电子钟试验让我们受益匪浅，综合了我们所学数电知识，让我们学会了活学活用，仅有书本上知识是不够，更要学会将它利用到实际功效电路中，同时也要有发散创新思维，也锻炼了我们发觉问题后处理问题能力，实践将我们利用书本知识能力提升了一个台阶，也让我们对部分元器件功效愈加熟悉，培养了我们综合能力。 7.参考资料 1 谢自美. 电子线路设计.试验.测试 M，武昌：华中理工大学出版社