习题6-存储器.doc

习题六 存储器主要内容： 存储器的基本概念和半导体存储器的分类，重点掌握 RAM、ROM和Flash的结构和存储器在微机系统中的连接与扩充方法。6.1 试说明存储器系统的主要性能指标。 【答】存储容量、存储速度、可靠性等。6.2 术语“非易失性存储器”是什么意思？ PROM和EPROM分别代表什么意思？ 【答】非易失性存储器指其存储信息在没有电源时不会消失。PROM表示Programmable Read Only Memory，EPROM表示Erasable Programmable Read Only Memory。6.3 在选择存储器件时，最重要的考虑因素是什么？此外还应考虑那些因素？【答】最重要的因素是位容量。此外，还应考虑易失性、只读性、速度、功耗、可靠性、价格等。6.4 存储器的存取时间是什么意思？它在系统设计时有什么实际意义？【答】存储器的存取时间是指存储器接收到稳定的地址输入到完成操作的时间，系统设计时可以据此考虑数据传输、总线的选择和时序安排。6.5 什么是随机存储器？它在系统中起什么作用？【答】随机存取是指对所有的存储单元都可以用同样的时间访问，起到暂时保存中间结果和运行的程序。随机存储器指其内容可读可写，用于存放各种现场的输入输出数据、中间结果、与外存交换的信息以及作为堆栈使用。6.6 什么是只读存储器？它在系统中起什么作用？【答】只读存储器的信息被写入后，只能被读出而不能用通常的办法重写或改写。作用是保存启动程序和部分固化系统程序段。6.7 试比较静态 RAM和动态RAM的优缺点。 【答】静态RAM不需要动态刷新，存取速度高，位容量低，功耗较高；动态RAM位密度高、功耗低、成本低，但需要专门的刷新电路每隔一定时间刷新存储信息，在刷新周期不能启动读写，故存取速度慢。6.8 计算机的电源掉电后再接电时（系统中无掉电保护装置），存储在各类存储器中的信息是否仍能保存？试从各类存储器的基本原理上来分析说明。【答】ROM类存储器由于无法修改和写入，故其存储信息不变，可以保存。RAM类存储器由于可随机存取，掉电后无法维持其存储信息，故不能保存。6.9 填空：对由8K8位，RAM组成的存贮器系统，若某组的起始地址为08000H，则其末地址为（0BFFF）H。6.10 填空：用2K4位的存贮芯片组成6K8位的存储器，需用该片数量为（ 6 ）。6.11 设计一个外设端口译码器，使CPU能寻址四个地址范围：02800287H，0288028FH，02900297H，0298029FH。【答】使用一片2/4译码器，地址线A9、A8、A7、A6、A5通过逻辑电路形成译码器片选信号当为10100时译码器被选通，A4、A3为2/4译码器输入，译码器输出即为上述4个地址范围。6.12 试画出容量为 2K8的RAM连接图，CPU用8088，RAM用2114，RAM地址区为0800H0FFFH。 【答】：（1） 分析: 芯片数一组:1K4 的片子 2114 组成 1K8 的存储器需2片, 2K8 需 4个芯片,分2组 地址线 （211=2048）需 11 根 ，（片内 10 根，片选 1根） 数据线 8根 控制线 M/IO，WR，RD 片选信号用74LS138译码产生8个片选信号高 位 地 址片 选片 内 寻 址地址引脚A15 A14 A13A12A11A10A9 A8 A7 A6 A5 A4 A3A2 A1 A0第一组00001000000000001111111111第二组00001100000000001111111111第一组地址范围：0800H0BFFH第一组地址范围：0C00H0FFFH2) 实现:采用74LS138译码器，A10A12作138的输入，由上面的分析可得，138输出Y2接第一组的片选端CS端，Y3接第二组的片选端CS.参考连接如图61：图61 2114与CPU的连接6.13 试画出容量为 8K8的ROM连接图，CPU用8086，EPROM用2716，ROM地址区从4000H开始。 参考PPT课件的第六章例67的例子。【答】容量8K82K8（EPROM2716）4片。地址区A15A14A13A12A11A10A02716-14000H47FFH0100000000000000111111111112716-24800H4FFFH010012716-35000H57FFH010102716-45800H5FFFH01011IO/M接138译码器的G1，A15接138译码器的G2B，A14经过非门接138译码器的G2A， A13、A12、A11接138译码器的C、B、A。138译码器的Y0Y3分别接4片2716的片选， 8086经锁存的A10A0接2716的A10A0， 8086 的AD7AD0接2716的D7D0， 8086的RD接2716的RD。6.14 一台 8位微机系统，CPU为8088，需扩展内存16KB，其中ROM 为8K，RAM为 8K。ROM选用EPROM2716，RAM选用2114，地址空间从0000H开始，要求ROM在低地址，RAM在高地址。试画出存储器组构图，并写出各芯片的存储分配范围。 【答】ROM容量8K82K8（EPROM2716）4片，RAM容量8K81K4（RAM2114）16片地址区A15A14A13A12A11A10A02716-10000H07FFH0000000000000000111111111112716-20800H0FFFH000012716-31000H17FFH000102716-41800H1FFFH00011地址区A15A14A13A12A11A10A9A02114-1-22000H23FFH001000000000000011111111112114-3-42400H27FFH0010012114-5-62800H2BFFH0010102114-7-82C00H3FFFH0010112114-9-103000H33FFH0011002114-11-123400H37FFH0011012114-13-143800H3BFFH0011102114-15-163C00H3FFFH001111IO/M接138译码器的G1，A15接138译码器的G2B，A14接138译码器的G2A， A13、A12、A11接138译码器的C、B、A。138译码器的Y0Y3分别接4片2716的片选， 8086经锁存的A10A0接2716的A10A0， 8086 的AD7AD0接2716的D7D0， 8086的RD接2716的RD。138译码器的Y4与A10相或接2114-1-2的片选， 138译码器的Y4与A10非门后输出相或接2114-3-4的片选，138译码器的Y5与A10相或接2114-5-6的片选， 138译码器的Y5与A10非门后输出相或接2114-7-8的片选，138译码器的Y6与A10相或接2114-9-10的片选， 138译码器的Y6与A10非门后输出相或接2114-11-12的片选，138译码器的Y7与A10相或接2114-13-14的片选， 138译码器的Y7与A10非门后输出相或接2114-15-16的片选，8086经锁存的A9A0接2716的A9A0，8086的AD4AD0接2114-1-3-5-7-9-11-13-15的D3D0， 8086的AD9AD5接2114-2-4-6-8-10-12-14-16的D3D0，8086的RD、WR接2114的RD、WR。6.16 8086CPU最小模式中，有8KB的RAM，2KB的ROM。ROM采用EPROM 2716（2 K8） ，RAM采用Intel 2114（1K4）,画出硬件连接图。【答】ROM容量8K82K8（EPROM2716）4片，RAM容量2K81K4（RAM2114）4片地址区A15A14A13A12A11A10A02716-10000H07FFH0000000000000000111111111112716-20800H0FFFH000012716-31000H17FFH000102716-41800H1FFFH00011地址区A15A14A13A12A11A10A9A02114-1-22000H23FFH001000000000000011111111112114-3-42400H27FFH001001IO/M接138译码器的G1，A15接138译码器的G2B，A14接138译码器的G2A， A13、A12、A11接138译码器的C、B、A。138译码器的Y0Y3分别接4片2716的片选， 8086经锁存的A10A0接2716的A10A0， 8086 的AD7AD0接2716的D7D0， 8086的RD接2716的RD。138译码器的Y4与A10相或接2114-1-2的片选， 138译码器的Y4与A10非门后输出相或接2114-3-4的片选，8086经锁存的A9A0接2716的A9A0，8086的AD4AD0接2114-1-3的D3D0， 8086的AD9AD5接2114-2-4的D3D0，8086的RD、WR接2114的RD、WR。6.17 什么是高速缓冲存储器？在微机系统中使用高速缓冲存储器的作用是什么？ 【答】为了使主存储器的速度与CPU的速度匹配，在它们之间的增加的一层存储器称为高速缓冲存储器，其容量较小，存取速度与CPU相当。6.18 存储器体系为什么采用分级结构，主要用于解决存储器中存在的哪些问题？ 【答】因为存储器分级结构较好地解决了存储容量要大，速度要快而成本又比较合理的矛盾。6.19 什么是虚拟存储器？它的作用是什么？ 【答】6.20 8086在对存储器进行操作时，有什么特点？画出8086系统在读周期和写周期的工作时序。【答】8086CPU和存储器是用分时方式通过20位的地址/状态/数据总线以及控制线互相联系的。CPU的总线周期由4个时钟周期组成。如果8086的主频采用5MHZ，则1个时钟周期为200ns。将每个时钟周期称为1个T状态，所以，最小总线周期由T1T4这4个状态组成。如果存储器速度比较慢，CPU就会根据存储器送来的“未准备好”信号，在T3状态后面插入等待状态TW，从而延长总线周期。读周期和写周期图见课本。(以上由杨胜波解答)