资源描述
个人收集整理 勿做商业用途
第1章 习题解答
1.1 把下列二进制数转换成十进制数
①10010110;②11010100;③0101001；④10110。111;⑤101101。101；⑥0.01101。
［解］ 直接用多项式法转换成十进制数
① (10010110)B = (1´2 7+1´24 + 1´22 +1´21)D = (150）D=150
② （11010100)B = 212
③ （0101001)B = 41
④ （10110.111）B = 22。875
⑤ （101101。101)B = 45。625
⑥ （0。01101)B = 0.40625
1.2 把下列十进制数转换为二进制数
① 19;② 64；③ 105；④ 1989；⑤ 89.125；⑥ 0。625.
［解］ 直接用基数乘除法
2 19 余数
2 9 …… 1 ……d0
2 4 …… 1 ……d1
2 2 …… 0 ……d2
2 1 …… 0 ……d3
2 0 …… 1 ……d4
图题1.2 ①基数除法过程图
① 19 = （10011)B
② 64 = （1000000）B
③ 105 = （1101001）B
④ 1989 = (11111000101）B
⑤ 89。125 = (1011001。001）B
⑥ 0.625 = (0。101)B
1。3 把下列十进制数转换为十六进制数
① 125；② 625;③ 145.6875；④ 0.5625.
[解] 直接用基数乘除法
① 125 = (7D）H
② 625 = (271）H
③ 145.6875= （91。B)H
④ 0。56255=(0.9003)H
1。5 写出下列十进制数的8421BCD码
① 9；② 24；③ 89；④ 365。
［解] 写出各十进制数的8421BCD码为
① 1001
② 0010 0100
③ 1000 1001
④ 0011 0110 0101
1.8 求下列逻辑函数的反函数
① ； ② ；
③ ； ④ .
［解] ①
②
③ =.。一般再写成与或式，如何简便写出最简与或式？
④
表题1.9 (a)
A B C
L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
0
1
0
1
表题1.9 (b)
A B C
L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
1.9 写出表题1.9真值表描述的逻辑函数的表达式，并画出实现该逻辑函数的逻辑图。
[解](a)
（b)
≥1
＆
A
B
C
L
(a)
≥1
＆
B
C
A
L
(b)
图题1.9 电路图
(b)
&
＝1
&
≥1
A
B
&
&
&
&
A
B
(a)
图题1.10 电路图
A
B
L
L
A
B
1。10 写出图题1。10所示逻辑电路的表达式,并列出该电路的真值表。
［解］（a) （b)
表解1.10 (a)
A B
L
0 0
0 1
1 0
1 1
0
0
0
1
表解1.10 (b)
A B
L
0 0
0 1
1 0
1 1
0
1
1
0
1。13 用代数法将下列逻辑函数式化为最简与-或式
① ;② ;
③ ;
④ ;
⑤ ；
⑥ ；
⑦ ；
⑧ 。
［解] ①
②
③
④
⑤
⑥
⑦
⑧
1。15 用卡诺图将下列逻辑函数化简为最简与-或式
① ；②；
③ ;
④ ；
⑤ L=∑（0,2,3,4，6)；
⑥ L=∑m(2，3,4,5,9）+∑d（10，11,12,13)；
⑦ L=∑（0，1,2,3，4，6,8,9，10,11，12，14）。
［解］ ①
②
A
01
00
0
1
0
1
1
1
1
1
0
0
1
11
10
BC
A
BC
01
11
10
00
0
1
1
0
1
0
1
1
1
1
2
1
③
④
AB
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
3
CD
0
0
0
0
1
1
1
1
1
0
0
0
0
0
1
0
4
0
01
00
11
10
00
01
11
10
CD
01
00
11
10
AB
00
01
11
10
A
0
0
1
1
1
1
0
1
5
BC
01
00
11
10
0
1
⑤ L=∑(0，2，3，4,6)
⑥ L=∑m（2，3，4，5,9）+∑d（10，11,12,13)
⑦ L=∑（0,1，2,3,4，6，8，9，10,11，12，14)
AB
01
11
10
00
00
01
11
10
1
1
1
1
0
0
1
1
1
0
1
1
1
1
0
1
7
CD
AB
01
11
10
00
00
01
11
10
0
0
1
0
1
0
0
1
1
0
0
×
×
1
×
×
6
CD
第2章 习题解答
2.4 若TTL与非门的输入电压为2。2V,确定该输入属于(1）逻辑0；(2）逻辑1；（3）输入位于过渡区，输出不确定，为禁止状态。
［解] 因为TTL与非门的,所以输入电压为2.2V时，属于(2）逻辑1。
2.5 若TTL与非门的输出电压为2。2V，确定该输出属于(1）逻辑0;（2)逻辑1；（3）不确定的禁止状态。
[解] 因为TTL与非门的，所以输出电压为2.2V时,属于(3)不确定的禁止状态。
2.7 TTL门电路电源电压一般为(1）12V；(2)6V；（3）5V;（4）-5V。
［解］ (3) 5 V。
2.8 某一标准TTL系列与非门的0状态输出为0。1V，则该输出端所能承受的最大噪声电压为（1）0.4V；（2)0.3V;(3)0。7V；(4）0。2V.并求7400的扇出数。
[解］ TTL与非门的，故该输出端在该应用场合所能承受的噪声电压为
该逻辑门的噪声容限为
7400的扇出数为
；；
G1
G2
图题2.10
Vcc(5V)
Rc
&
G3
G4
G5
G6
&
&
&
&
&
2。10 图题3.10中，G1、G2是两个集电极开路与非门，接成线与形式，每个门在输出低电平时允许灌入的最大电流为IOLmax=13 mA，输出高电平时的输出电流IOH〈25A。G3、G4、G5、G6是四个TTL与非门，它们的输入低电平电流IIL=1.6mA，输入高电平电流IIH<50A，VCC=5V。试计算外接负载RC的取值范围RCmax及RCmin。
［解] 的选择应同时满足逻辑要求和电流能力。当OC门线与信号为逻辑0时，不仅要求输出低电平不超过，而且还要考虑所有灌入一个导通的OC门的电流不超过其允许电流，可得
即
当OC门输出为逻辑1时，G1，G2中的输出管截止，为晶体管的穿透电流()，此时，穿透电流和负载门输入高电平电流IIH全部流经,应使OC门输出高电平不低于，可得
，
。
2.15 分析图题3.15中各电路逻辑功能。
［解] (a) 当C＝0时，G1禁止，输出高阻抗Z,对其后的异或门相当于接逻辑1，所以，。而G2使能，输出为，所以,;
当C =1时，G1使能,G2禁止,所以，；。
表解2.15
C3
C2
C1
F3
0
0
0
Z
0
0
1
0
1
0
1
0
0
（b）三态门的输出端并接在一起，因此，应控制其使能端,使三态门全部禁止或分时使能.使能信号控制下的功能输出与功能输入间的逻辑关系如表解2.15；
（c）当X = 0时，经非门使输出端三态门的控制信号，而上三态门无效，输出为高阻，下三态门= 0使能，因此,。
当X = 1时，输出端控制三态门的控制信号无效，所以F4 = Z。
图题3.1
A3 A2 A1 A0
M
F3 F 2 F 1 F 0
＝1
＝1
＝1
＝1
第3章 习题解答
3。5 设计一交通灯故障检测电路。要求R、G、Y三灯只有并一定有一灯亮，输出L=0；无灯亮或有两灯以上亮均为故障，输出L=1。要求列出逻辑真值表，如用非门和与非门设计电路,试将逻辑函数化简,并给出所用74系列器件的型号.
表题3。5
R G Y
L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1
0
0
1
0
1
1
1
[解] 题目已规定逻辑变量并赋值，根据要求写出逻辑真值表3.5,列出逻辑函数式如下
可选用6非门7404、2输入与非门7400、双4输入与非门7420实现电路设计（图略）.
3。10 试用一片3—8线译码器（输出为低电平有效)和一个与非门设计一个3位数X2X1X0奇偶校验器。要求当输入信号为偶数个1时(含0个1）,输出信号F为1，否则为0。（选择器件型号,画电路连线图）。
[解] （1） 根据题意写出真值表如表解 3.10，将输出F用最小项表达式写出
(2) 电路连接图见图解3。10。
（3） 根据验证，电路符合设计要求的逻辑功能。
表解 3.10
X2 X1 X0
F
000
1
001
0
010
0
011
1
100
0
101
1
110
1
111
0
A0
A1
A2
STC
STB
STA
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
图解3.10
74LS138
15
1
2
3
4
5
6
&
F
X0
X1
X2
0
0
1
3。11 双4选1数据选择器74253的功能表见表3.2.3，先用门电路将它扩展为8选1数据选择器，再用它实现逻辑函数
F = AB + B+C
画逻辑电路图，令CBA对应着A2A1A0。
［解］ (1) 根据所给器件扩展电路
74LS253的两个输出1Y和2Y未被选通时为高阻状态,故两个输出可直接连接作为一个输出端。先将双4选1MUX扩展为8选1MUX，电路见图解3.11。当A2A1A0从000~011时,1Y输出1D0～1D3；当A2A1A0从100~111时，2Y输出2D0~2D3.
（2） 设计整个电路
(b)
D0
D1
D2
D3 Y
D4
D5
D6
D7
A0
A1
A2
0
0
1
1
1
0
1
1
A
B
C
8选1MUX
F
A0
A1
A2
(a)
1D0
1D1 1Y
1D2
1D3
2D0
2D1
2D2 2Y
2D3
A0
A1
1EN
2EN
D0
D1
D2
D3
D4
D5
D6
D7
74LS253
F
&
图解4.11
将逻辑函数F写为最小项和的形式：
令CBA=A2A1A0，D2=D3=D4=D6=D7=1，D0=D1=D5=0，即可用MUX实现上述函数的逻辑功能，电路见图题3。11(b）.
3.16 用比较器或加法器设计如下功能电路：当输入为四位二进制数N,N≥1010时，输出L=1,其余情况下L=0。
［解] ［方法1］用比较器CC14585实现电路设计
根据题意令A3 A2A1 A0=N3N2N1N0、B3B2B1 B0= 1001,令IA〉B=IA=B=1、IA〈B=0，则从YA＞B 可以得到输出L。电路见图解3.16(a）。
［方法2] 用加法器实现电路设计
令A3 A2A1 A0=N3N2N1N0、B3B2B1 B0= 0110,则从进位输出CO可以得到输出L。电路见图解3。16(b)。
图解3.16
0
1
1
0
0
L
(b)
MC14585
A1
A2 A3A4
B1
B2 B3
B4
F1
F2 F3
F4
CI CO
N3
N2
N1
N0
N3
N2
N1
N0
1
0
1
0
1
1
0
L
A0
A1
A2
A3
B0
B1
B2
B3
IA>B
IA=B
IA<B
YA<B
YA=B
YA>B
(a)
3。18 已知函数F（D,C，B,A)=
试用以下功能组件实现该逻辑函数的电路，（自行选择器件型号，可增加少量门电路)。
(1) 8选1或16选1数据选择器;
（2) 3—8线译码器或4—16线译码器.
［解］ (1) 用一个16选1 MUX 74LS150实现电路，可令A3A2A1A0=DCBA,令D2=D5=D7= D8=D10=D12=D15=1，其它Di接0,输出即为F.
(2） 选用4-16线译码器74154和8输入的与非门74303实现
令A3A2A1A0=DCBA，将译码器的输出、、、、、、接8输入与非门7430的七个输入，另一个接1，则7430的输出即为函数F。
展开阅读全文
浙ICP备2021020529号-1 | 浙B2-20240490 
