项目二组合逻辑电路.ppt

数字电路技术基础数字电路技术基础LUOWEIHttp/：L任务五任务五 译码器的功能测试译码器的功能测试译码是编码的逆过程，所以，译码器的逻辑功能就是还原输入逻辑信号的逻辑原意，即把编码的特定含义“翻译”过来。按功能，译码器有两大类：通用译码器和显示译码器。这里通用译码器是指将输入n位二进制码还原成2n个输出信号，或将一位BCD码还原为10个输出信号的译码器，称为二线四线译码器，三线八线译码器，四线十线译码器等。集成三线八线译码器74LS138除了3线到8线的基本译码输入输出端外，为便于扩展成更多位的译码电路和实现数据分配功能，74LS138还 有三个输入使能端G1、G2A、G2B74LS138真值表和管脚排列图分别见表2-22和图2-40（a）。图2-40（b）所示符号图中，输入输出低电平有效用极性指示符表示，同时极性指示符又标明了信号方向。74LS138的三个输入使能（又称选通ST）信号之间是与逻辑关系，G1高电平有效，G2A、G2B低电平有效。只有在所有使能端都为有效电平（G1 G2A、G2B=100）时，74LS138才对输入进行译码，相应输出端为低电平，即输出信号为低电平有效。在G1 G2A、G2B100时，译码器停止译码，输出无效电平（高电平）。3线/8线译码器74LS138（a）管脚排列图（b）符号图 74LS138真值表 集成译码器通过给使能端施加恰当的控制信号，就可以扩展其输入位数。以下用74LS138为例，说明集成译码器扩展应用的方法。图2-41中，用两片74138实现4线/16线的译码器。二十进制译码器 74LS42是二十进制译码器，输入为8421BCD 码，有10个输出，又叫4线10线译码器，输出低电平有效。74LS42逻辑符号图如图2-42所示，功能表如表2-23所示。74LS42逻辑符号图 74LS42真值表 显示译码器显示译码器是将输入二进制码转换成显示器件所需要的驱动信号，数字电路中，较多地采用七段字符显示器。目前，常用字符显示器有发光二极管LED字符显示器和液态晶体LCD字符显示器。火柴棒摆放数字图形火柴棒摆放数字图形 与火柴棒摆放的数字图形相似，七段数码显示器（又称七段数码管或七段字符显示器）就是由七段能够独立发光直线段排列成日字形来显示数字的。常见的七段半导体数码管(又称LED数码管)是由七段发光二极管按图2-48所示的结构拼合而成。图2-49是半导体数码管的外形图和等效电路。半导体数码管有共阳极型和共阴极两种类型。图2-49(b)中，共阳极型中各发光二极管阳极连接在一起，接高电平，ag和DP各引脚中任一脚为低电平时相应的发光段发光；共阴极型号中各发光二极管的阴极连接在一起，接低电平，ag和DP各引脚中任一脚为高电平时相应的发光段发光（DP为小数点）。一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为22.5V，每个发光二极管的点亮电流在510mA。(a)外观图(b)等效电路图2-49半导体数码管半导体数码管的优点是工作电压较低（1.53V）、体积小、寿命长、工作可靠性高、响应速度快、亮度高，字形清晰。半导体数码管适合于与集成电路直接配用，在微型计算机、数字化仪表和数字钟等电路中应用十分广泛。半导体数码管的主要缺点是工作电流大，每个字段的工作电流约为10mA左右。七段显示组合与数字对照表七段显示组合与数字对照表 发光段数字abcdefg字型0HHHHHHL1LHHLLLL2HHLHHLH3HHHHLLH4LHHLLHH5HLHHLHH6HLHHHHH7HHHLLLL8HHHHHHH9HHHHLHH日常生活中我们使用的是十进制数，而在数字电路中所使用的都是二进制数，因此就必须用二进制数码来表示十进制数，这种方法称为二十进制编码，简称BCD码。七段数码显示器是用ag这七个发光线段组合来构成十个十进制数的。为此，就需要使用显示译码器将BCD代码(二十进制编码)译成数码管所需要的七段代码(abcdefg)，以便使数码管用十进制数字显示出BCD代码所表示的数值。显示译码器，是将BCD码译成驱动七段数码管所需代码的译码器。显示译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等多种类型。集成显示译码器有多种型号，有TTL集成显示译码器，也有CMOS集成显示译码器；有高电平输出有效的，也有低电平输出有效的；有推挽输出结构的，也有集电极开路输出结构；有带输入锁存的，有带计数器的集成显示译码器。就7段显示译码器而言，它们的功能大同小异，主要区别在于输出有效电平。7段显示译码器74LS48是输出高电平有效的译码器，其逻辑符号图如图2-52所示，真值表如表2-25所示。7段显示译码器74LS48真值表 74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（YaYg）端外，74LS48还引入了灯测试输入端()和动态灭零输入端()，以及既有输入功能又有输出功能的消隐输入/动态灭零输出（)端。/74LS48 逻辑符号图 显示译码器与数码管的连接方法显示译码器与数码管的连接方法1显示译码器与数码管的选用输出低电平有效的显示译码器应与共阳极数字显示器配合使用。输出高电平有效的显示译码器应与共阴极数字显示器配合使用。2显示译码器与数码管的连接下面举例说明：74LS47和74LS48为显示译码器。74LS47输出低电平有效，74LS48输出高电平有效。74LS47的典型使用电路如图2-53所示，电阻RP为限流电阻，RP的具体阻值视数码管的电流大小而定。共阳数码管与解码 74LS48译码器的典型使用电路如图2-54所示。共阴数码管的译码电路74LS48内部有上拉电阻，故后接数码管时不需外接上拉电阻。由于数码管的点亮电流在510mA，所以一般都要外接限流电阻保护数码管。74LS48译码器的典型使用电路译码器的典型使用电路 CC4511是输出高电平有效的CMOS显示译码器，其输入为8421BCD码，图2-60和表2-26分别为4511的外引线排列图及其逻辑菜单。A、B、C、DBCD码输入端。a、b、c、d、e、f、g解码输出端，输出“1”有效，用来驱动共阴极LED数码管。测试输入端，“0”时，解码输出全为“1”。消隐输入端“0”时，解码输出全为“0”。LE锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在LE0时的数值；当LE0时为正常解码。表2-1-3为CC4511的逻辑菜单。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。CC4511逻辑菜单逻辑菜单 输入输出LEDCBAabcdefg显示字形01111111010000000消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101 1 0 1 1 1 1 1 1 0 0 0 001 1 1 0 0 0 1 1 1 1 1 1 101 1 1 0 0 1 1 1 1 0 0 1 101 1 1 0 1 0 0 0 0 0 0 0 0消隐01 1 1 0 1 1 0 0 0 0 0 0 0消隐01 1 1 1 0 0 0 0 0 0 0 0 0消隐01 1 1 1 0 1 0 0 0 0 0 0 0消隐01 1 1 1 1 0 0 0 0 0 0 0 0消隐01 1 1 1 1 1 0 0 0 0 0 0 0消隐11 1 锁定在上一个LE=0时的数据锁存说明：分段显示译码器与译码器有着本质的区别。严格地讲，把这种电路叫代码变换器更加确切些。但习惯上都把它叫做显示译码器。CC4511常用于驱动共阴极LED数码管，工作时一定要加限流电阻。由CC4511组成的基本数字显示电路如图2-57所示。图中BS205为共阴极LED数码管，电阻R用于限制CC4511的输出电流大小，它决定LED的工作电流大小，从而调节LED的发光亮度，R值由下式决定：式中UOH为CC4511输出高电平（VDD），UD为LED的正向工作电压（1.52.5V）,ID为LED的笔划电流（约510mA）。试计算出图2-61中R的大小。由CC4511组成的基本数字显示电路 液晶显示器液晶显示器液晶显示器简称（LCD）是一种平板薄型显示器，液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场的影响，利用这一特点便可作成字符显示器。在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，如图2-68所示。这时液晶为透明状态，射入的光线大部分由反射电极反射回来，显示器呈白色。在电极上加上电压以后，液晶分子因电离而产生正离子，这些正离子在电场作用下运动并撞碰其它液晶分子，破坏了液晶分子的整齐排列，使液晶呈现混浊状态。这时射入的光线散射后仅有少量反射回来，故显示器呈暗灰色。这种现象称为动态散射效应。外加电场消失以后，液晶又恢复到整齐排列的状态。如果将七段透明的电极排列成8字形，那么只要选择不同的电极组合并加以正电压，便能显示出各种字符来。(a)未加电场时(b)加电场以后(c)符号图2-68液晶显示器的结构及符号液晶显示器的最大优点是功耗极小，每平方厘米的功耗在1W以下。它的工作电压也很低，在1V以下仍能工作。因此，液晶显示器在电子表以及各种小型、便携式仪器、仪表中得到了广泛的应用。但是，由于它本身不会发光，仅仅靠反射外界光线显示字形，所以亮度很差。此外，它的响应速度较低（在10200ms范围），这就限制了它在快速系统中的应用。任务六任务六 八路抢答器的制作八路抢答器的制作抢答器是竞赛问答中一种常用的必备装置。本课题介绍一款采用CD4511数字集成电路制成的数字显示四路抢答器，它利用数字集成电路的锁存特性，实现优先抢答和数字显示功能，要求如下：1设计一个可供8名选手参加比赛的4路数字显示抢答器。他们的编号分别为“1”、“2”、“3”、“4”“5”、“6”、“7”、“8”各用一个抢答按钮，编号与参赛者的号码一一对应。2抢答器具有数据锁存功能，并将锁存的资料用LED数码管显示出抢答成功者的号码。3抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。即不显示后动作的选手编号。4主持人具有手动控制开关，可以手动清零复位，为下一轮抢答做准备。一、抢答器的组成 抢答器的一般组成框图如图2-69所示。它主要由开关数组电路、编码器、具有琐存功能的7段显示译码器、数码显示器等几部分组成。下面逐一给予介绍。抢答器的组成框图抢答器的组成框图(1)开关数组电路该电路由多路开关所组成，每一竞赛者与一组开关相对应。开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。(2)编码器编码器的作用是将某一开关信息转化为相应的8421BCD码，以提供数字显示电路所需要的编码输入。(3)具有琐存功能的7段显示译码器译码驱动电路将编码器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。同时它带有琐存功能，当接受的一个编码后将会自动琐存该编码。(5)数码显示器数码管通常用发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。（1）抢答器开关及编码电路，如图2-71所示。每路都有一个抢答按纽开关，并对应有VD1VD12中的编码，例如，第三路开关SB3按下时，通过2只二极管，加到CD4511的BCD码输入端为“0011”。如果按下某一路抢答开关，电路不显示或显示错误，只要检查与之相对应的那组二极管，看是否接反或损坏。抢答器开关及编码电路（2）抢答器锁存控制电路，如图2-72所示。由VT、VD13、VD14及电阻器R7、R8组成。当抢答器按钮开关都没有按下时，则于BCD码输入端都有接地的电阻，所以BCD码输入端为“0000”输出端d为高电平，输出端g为低电平。通过对09这10个数的分析我们可以看出只有在数字“0”时，d端为高电平，同时g端为低电平。此时通过锁存控制电路使CD4511第5脚上的电压为低电平。这种状态下的CD4511没有锁存，允许BCD码输入。当SB1SB8中的任意一个开关按下时，输出端d为低电平，或输出端g为高电平。这两种状态必有一个存在，或都存在。这时CD4511的第5脚为高电平。例如，SB1首先按下，那输出端d为低电平，三极管VT基极为低电平，集电极为高电平，通过二极管VD13使CD4511第5脚为高电平，这样CD4511中的数据受到锁存，使后边再从BCD码输入端送来的数据不再显示。而只显示第一个由SB1送来的信号，即“1”。又如SB5首先被按下，这时立即显示“5”，同时由于输出端为高电平，通过二极管VD14使CD4511第5脚为高电平，电路受到锁存，封锁了后边接着而来的其他信号。电路锁存后，抢答器按纽均失去作用。抢答器锁存控制电路 译码驱动及显示电路（3）译码驱动及显示电路，如图2-73所示。CD4511是输出高电平有效的现实译码器,因而LED显示应选共阴极的数码显示。且由于LED的电流较小，因此在数码显示器前必须加限流电阻。解锁电路(4)解锁电路，如图2-74所示。当触发锁存电路被锁存后，若要进行一下轮的重新抢答，则只需要按下复位开关SB9，清除锁存器内的数值，使数字显示熄灭以下，然后恢复为“0”状态，CD4511的第5脚为低电平为了进行下一轮工作，这时SB1SB8均应在开路状态，不能闭合。其它组合逻辑电路如半加器和全加器。一、半加器1所谓半加，就是只求本位的和，暂不管低位送来的进位数，即：A+B半加和。0+0=00+1=11+0=11+1=10半加器真值表 被加数加数进位位本位和ABCS00000101100111102由此得出半加器的真值表：其中，A和B是相加的两个数，S是半加和数，C是进位数。3由真值表可写出逻辑式：4由逻辑式就可画出逻辑图，如图2-80所示，由一个“异或”门和一个“与”门组成部分。半加器逻辑图及其逻辑符号半加器逻辑图及其逻辑符号 全加器 1当多位数相加时，半加器可用于最低位求和，并给出进位数。第二位的相加有两个待加数Ai和Bi，还有一个来自后面低位送来的进位数Ci-1。这三个数相加，得出本位和数（全加和数）Si和进位数Ci。全加器的真值表见表2-29。AiBiCi-1CiSi0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1全加器的逻辑图和图形符号 数据选择器假如有多路信息需要通过一条线路传输或多路信息需要逐个处理，这时就要有一个电路，它能选择某个信息而排斥其它信息，这就称作数据选择。如4选1数据选择器能够实现从多路数据中选择一路进行传输的电路称为数据选择器。如图2-82和图2-83所示，4选1数据选择器是从四路数据中，选择一路进行传输。为达到此目的，必须由两个选择变量进行控制，A0和A1即为两个选择输入端，D0D3为四个数据输入端，Y为输出端。在实际电路中加有使能端 （又称选通端），只有时，才允许有数据输出，否则输出始终为0。4选1数据选择器功能表见表2-29，由表2-29可写出当 时的逻辑表达式：图2-824选1数据选择器原理图图2-83双4选1逻辑图4选1数据选择器的功能表 输输入入输输出出DA1A0Y100D000D00D101D10D210D20D311D3任务七电子生日蜡烛的制作RS触发器的逻辑功能测试触发器的逻辑功能测试触发器是具有记忆功能的电路，它是数字电路和计算机系统中具有记忆和存储功能部件的基本逻辑单元。它的输出有两个稳定状态，分别用二进制数码0、1表示。触发器在某一时刻的输出不仅和当时的输入状态有关，而且与在此之前的电路状态有关，即当输入信号消失后，触发器的状态被记忆，直到再输入信号后它的状态才可能变化。1基本RS触发器电路组成（a）逻辑电路 （b）逻辑符号由与非门构成的基本RS触发器将两个与非门的输入端与输出端交叉耦合就组成一个基本RS触发器如图（a）所示，其中、是它的两个输入端，“非号”表示低电平（负脉冲）触发有效，Q、是它的两个输出端，基本RS触发器的逻辑符号如图（b）所示。图中触发器逻辑符号上输出端的小圆圈则表示输出端。2基本RS触发器逻辑功能基本RS触发器的两个输入端（称为置“0”端）和（称为置“1”端），字母上的“”号表示低电平有效。（1）当 =1、=1时，触发器保持原状态不变。（2）当 =0、=1时，触发器被置为“0”状态。（3）当 =1、=0时，触发器被置为“1”状态。（4）当 =0、=0时，触发器状态不确定。基本RS触发器的逻辑功能是：置“0”、置“1”和保持 输入信号输出状态功能说明Q00不定禁止010置“0”101置“1”11Q(不变)保持基本RS触发器的真值表 基本RS触发器的特性方程 问题？触发器有哪两个稳定状态？为什么说触发器能长期保持所记忆的信息？（提示：触发器由一个稳态到另一稳态，必须有外界信号的触发。否则它将长期稳定在某一状态）在数字电路系统中，往往有很多的触发器，为了使它们能按统一的节拍工作，大多需要加控制脉冲到各个触发器使其得到控制，只有当控制脉冲来时，各触发器才工作（触发器的翻转时刻受控制脉冲的控制，而翻转到何种状态由输入信号决定）。该控制脉冲称为时钟脉冲，简称CP，其波形如图所示。CP上升沿低电平高电平下降沿同步RS触发器的真值表 时钟脉冲CP输入信号输出状态Q n+1功能说明SR0Q n保持100Q n保持1010置“0”1101置“1”111禁止 同步R S触发器在无时钟脉冲到来时不工作，在有时钟脉冲到来时，其逻辑功能与基本RS触发器相同，置“0”、“1”和保持。真值表中“”表示取值可以为0或1 例3.1 由图中的R和S信号波形，画出同步RS触发器Q和的波形。CP=1时，S=1、R=0触发器置1CP=1时，S=0、R=1，触发器置0CP=1时，R=1、S=1Q不 定 状态CP=1时，R=0、S=0Q状 态 不变解：设RS触发器的初态为0，当时钟脉冲CP=0时，触发器不受R和S信号控制，保持原状态不变。只有在CP=1的期间，R和S信号才对触发器起作用。1同步式触发类型同步式触发一般采用高电平触发，即在高电平“CP=1”期间，输入信号起作用。CP=1期期间触发间触发此类触发器无法保证触发器在一个CP周期内只动作一次2边沿触发类型上升沿（又称正边沿）触发方式是指触发器只在时钟脉冲CP上升沿那一时刻，根据输入信号的状态按其功能触发翻转。而下降沿触发方式是指触发器只是在CP下降沿那一时刻按其功能翻转，其余时刻均处于保持状态。这样同样能确保触发器在一个CP周期内只动作一次。在在 CP下下降降沿沿那那一一时时刻刻触发触发在在CP上上升升 沿沿 那那一一 时时 刻刻触发触发3主从触发类型克服“空翻”另一个有效方法通常是采用主从触发器。主从触发器一般是由主触发器、从触发器和非门构成。它为双拍式工作方式，即将一个时钟分为两个阶段（节拍）。（1）CP高电平期间主触发器接收输入控制信号。而从触发器被封锁，保持原状态不变。（2）在CP由高电平转成低电平时（即下降沿）主触发器被封锁，保持CP高电平所接收的状态不变，而从触发器封锁被解除，打开接受主触发器的状态。为了便于识别不同触发方式的触发器，目前器件手册中CP端采用特定符号加以区别，如下表所示。触发类型同步式RS触发器上升沿触发RS触发器下降沿触发RS触发器符号JK触发器的逻辑功能测试触发器的逻辑功能测试同步JK触发器是在同步RS触发器的基础上从输出端引出两条馈线，将Q将与R端相连，端与S端相连，再加上两个输入端J和K构成的。（a）逻辑电路 (b)逻辑符号JK触发器的真值表 输入次态功能说明JKQ n+100Q n保持010置“0”101置“1”11n翻转=Jn+JK触发器特性方程（a）逻辑电路 （b）逻辑符号 主从JK触发器的逻辑功能与JK触发器是一样的，都具有翻转、置“1”、置“0”和保持的功能。但因为主从JK触发器同时拥有主触发器和从触发器，当一个触发器工作时，另一个触发器不工作，将输入端与输出端隔离开来，有效地解决了输入信号变化对输出的影响问题。解决空翻问题另一种主要办法是使触发器边沿触发，如采用边沿触发的JK触发器。（a）上升沿触发 （b）下降沿触发例32 下图为下降沿JK触发器的输入波形，设初始状态为0，试画出输出Q的波形。解：JK触发器在CP期间有效读取J、K信号，在CP下降沿到来时作相应翻转，根据JK触发器特性方程可画出Q的波形。J=1、K=1翻转翻转J=0、K=1置置“0”J=1，K=0置置“1”J=1、K=0保持保持T触发器又称计数型触发器。将JK触发器的J、K两个端连接在一起作为一个输入端就构成了T触发器。T触发器的逻辑电路及逻辑符号分别如图所示。(a)T触发器电路 (b)上升沿触发 (c)下降沿触发T触发器具有的逻辑功能是：“保持”和“翻转”。Qn+1=TnQn+T触发器的特性方程 T触发器的特性方程 Qn+1=nD触发器又称为延时触发器或数据锁存触发器，在数字系统中应用十分广泛，它可以组成锁存器、寄存器和计数器等。较简单的D触发器是在同步RS触发器的基础上增加一个非门构成的（a）逻辑电路 (b)逻辑图形符号D触发器的真值表 输入D输出状态Q n+1功能说明11时钟脉冲CP上升沿加入后，输出状态与输入状态相同00D触发器的特性方程 Q =D n+1（a）上升沿触发 （b）下降沿触发边沿D触发器逻辑符号 电子生日蜡烛的制作与调试电子生日蜡烛的制作与调试电子生日蜡烛电路如下图所示，电路由核心集成电路IC1（4011）及外围元件组成。图中，IC2示意为音乐芯片，B为驻极体话筒，HTD为蜂鸣器。由IC1-C与IC1-D（两与非门）构成基本RS 触发器。刚接通电源时，电容C4上的电压不会突变，使IC1-C输出高电平，IC1-D输出低电平，Q1、Q2均不导通，发光管（“蜡烛”）LED2不亮，音乐集成电路IC2也不工作。LED1是光敏二极管（或用双金属片替代）。Q1用于驱动发光二极管LED2（“蜡烛”）点亮。Q2控制音乐芯片IC2是否得电。用打火机灯光照耀LED1（或加热双金属片）时，LED1反向导通（光电流较大，反向内阻变小），RS触发器输出状态翻转，IC1-D输出高电平，Q1导通，“蜡烛”LED2点亮。IC1-C输出低电平，Q2导通，音乐片IC2得电，奏响了“祝你生日快乐”的音乐声。由IC1-A、IC1-B及电阻、电容构成两反相器。当对着B吹气时，吹气声由B拾取，经IC1-A、IC1-B放大后，触发RS触发器翻转，此时，IC1-D输出低电平、IC1-C输出高电平，于是Q1、Q2均截止，发光二极管LED2不亮（类似于“蜡烛”被吹灭），音乐声也终止，“灯熄乐停”。调节R8（电位器）来改变翻转灵敏度。555定时器在数字电路中，经常要用到各种频率的矩形信号，如前面所讲到的时钟信号。这些矩形脉冲的获得常采用两类方法，一是利用方波振荡电路直接产生所需要的矩形脉冲；二是利用整形电路将其他类型的信号转变为矩形脉冲。前一类方法采用的电路称为多谐振荡电路或多谐振荡器。我们习惯上又把矩形波振荡器叫做多谐振荡器。多谐振荡器一旦振荡起来后,电路没有稳态，只有两个暂稳态，它们在作交替变化，输出矩形波脉冲信号，因此它又被称作无稳态电路。后一类方法是利用整形电路。这一类电路包括单稳态触发器和施密特触发器。这些电路可以由集成逻辑门构成,也可以用集成定时器构成。由于现在集成定时器运用很多,因此我们将重点介绍集成定时器即555集成定时器。555电路问世于1972，由美国SIGNETICS公司首度研发并命名NE555。由于其成本低，易使用，适应性广和稳定性高，于是成为人们常用的集成定时器。其常见名称有555定时器、555时基电路、三五集成电路等。555定时器的集成电路外形、引脚、内部结构如图4-1所示。ND：接地端 ：低触发端 OUT：输出端 ：复位端CO：控制电压端 TH：高触发端 D：放电端 VCC：电源端555定时器可以实现模拟和数字两项功能。定时器可以实现模拟和数字两项功能。1可产生精确的时间延迟和振荡，内部有3个5k的电阻分压器，故称555。2电源电压电流范围宽，双极型：516V；CMOS：318V。3可以提供与TTL及CMOS数字电路兼容的接口电平。4可输出一定的功率，可驱动微电机、指示灯、扬声器等。5应用：脉冲波形的产生与变换、仪器与仪表、测量与控制、家用电气与电子玩具等领域。6TTL单定时器型号的最后3位数字为555，双定时器的为556；CMOS单定时器的最后4位数为7555，双定时器的为7556。它们的逻辑功能和外部引线排列完全相同。555测试电路555定时器构成的1kHz秒脉冲多谐振荡器原理图 该振荡器的工作原理是：接通VCC后，VCC经R44和R45对C1充电。当uc上升到 时，uo=0，T导通，C1通过R45和T放电，uc下降。当uc下降到 时，uo又由0变为1，T截止，VCC又经R44和R45对C1充电。如此重复上述过程，在输出端uo产生了连续的矩形脉冲 振荡频率和占空比的估算：1电容C充电时间：2电容C放电时间：3电路谐振频率f的估算：振荡频率为：4占空比D：叮咚门铃原理图 该电路实际上是用NE555集成电路接成的多谐振荡器。当按下S，电源经VD2对C1充电，当集成电路4脚（复位端）电压大于1V时，电路振荡，扬声器中发出“叮”声。松开按钮S，C1电容储存的电能经R4电阻放电，但集成电路脚继续维持高电平而保持振荡，但这时因R1电阻也接入振荡电路，振荡频率变低，使扬声器发出“咚”声。当C1电容器上的电能释放一定时间后，集成电路4脚电压低于IV，此时电路将停止振荡。再按一次按钮，电路将重复上述过程。555定时器构成的施密特触发器 施密特触发器的应用施密特触发器主要应用于波形的变换与整形，以及构成多谐振荡器等方面，其输入、输出波形如图2-1-11所示。(a)慢输入波形的TTL系统接口(b)整形电路的输入、输出波形(c)幅度鉴别的输入、输出波形(d)多谐振荡器用门电路组成的多谐振荡器多谐振荡器常由TTL门电路和CMOS门电路组成。由于TTL门电路的速度比CMOS门电路的速度快,故TTL门电路适用于构成频率较高的多谐振荡器,而CMOS门电路适用于构成频率较低的多谐振荡器。(1)由TTL门电路组成的RC环形多谐振荡器如图82所示,RC环形多谐振荡器由3个非门（G1、G2、G3）、两个电阻（R、RS）和一个电容C组成。电阻RS是非门G3的限流保护电阻,一般为100左右；R、C为定时器件,R的值要小于非门的关门电阻,一般在700 以下,否则,电路无法正常工作。此时,由于RC的值较大,从u2到u4的传输时间大大增加,基本上由RC的参数决定,门延迟时间tpd可以忽略不计。1G11G21G3u2u3uou4u1CRRSRC环形多谐振荡器 设电源刚接通时,电路输出端uo为高电平,由于此时电容器C尚未充电,其两端电压为零,则u2、u4为低电平。电路处于第1暂稳态。随着u3高电平通过电阻R对电容C充电,u4电位逐渐升高。当u4超过3的输入阀值电平UTH时,G3翻转,u0u1变为低电平,使G1也翻转,u2变为高电平,由于电容电压不能突变,u4也有一个正突跳,保持G3输出为低电平,此时电路进入第2暂稳态。随着u2高电平对电容C并经电阻R的反向充电,u4电位逐渐下降,当u4低于UTH时,G3再次翻转,电路又回到第1暂稳态。如此循环,形成连续振荡。b.脉冲宽度tW及周期T的估算脉冲宽度分为充电时间（tW1）和放电时间（tW2）两部分,根据RC电路的基本工作原理,故:脉冲周期T TtW1tW20.8RC1.3RC1.9RC 从以上分析看出,要改变脉宽和周期,可以通过改变定时元件R和C来实现。c.改进形式由于电阻R不能取得过大（700以下）,这就限制了频率的调节范围。如果在环形振荡器中增加一级射级跟随器,可使R的可调范围增大,在图84所示电路中,R的取值可以达到10K,若将晶体三极管 改为均效应管,R的取值可以达到20M,这样,振荡频率的调节范围就很宽。1G11G21G3uoRCReT+VCCCMOS门电路构成的多谐振荡器由于CMOS门电路的输入阻抗高(108),对电阻R的选择基本上没有限制,不需要大容量电容就能获得较大的时间常数,而且CMOS门电路的阀值电压UTH比较稳定,因此常用来构成振荡电路,尤其适用于频率稳定度和准确度要求不太严格的低频时钟振荡电路。电路组成及工作原理图85所示为一个由CMOS反相器与R、C元件构成的多谐振荡器。接通电源VDD后,电路中将产生 自激振荡,因RC串联电路中电容C上的电压随电容充放电过程不断变化,从而使两个反相器的状态不断发生翻转。ui1uo2uo11G11G2ui2RC接通电源后,假设电路初始状态ui10,门G1截止,u011,门G2导通,u020,这一状态称为第1暂稳态。此时,电阻R两端的电位不相等,于是电源经门G1、电阻R和门G2对电容C充电,使得ui1的电位按指数规律上升,当ui1达到门G1的阀值电压UTH时,门G1由截止变为导通,电路发生如下正反馈过程:ui1uo1uo2即门G1导通,门G2截止,u010,u021,这称为电路的第2暂稳态。这个暂稳态也不能稳定保持下去。电路进入该状态的瞬间,门G2的输出电位u02由0上跳ui1uo1uo2至1,幅度约为VDD。由于电容两极极间电位不能突变,使得ui1的电压值也上跳VDD。由于CMOS门电路的输入电路中二极管的钳位作用,使ui1略高于VDD。此时电阻两端电位不等,电容通过电阻R、门G1及门G2放电,使得ui1电位不断下降,当ui1下降到UTH时,电路发生如下正反馈过程:使得门G1截止,门G2导通,即u011,u020,电路发生翻转,又回到第1暂稳态。此后,电容C重复充电、放电,在输出端即获得矩形波输出。工作波形见图86。ui1uo1uo20tuo10tui10UTHVDD+VF-VFtuo2Ttw1tw2t1CMOS多谐振荡器工作波形 单稳态触发器 单稳态的触发器的特点是：没有外加触发信号的作用,电路始终处于稳态；在外加触发器信号的作用下,电路能从稳态翻转到暂稳态,经过一段时间后,又能自动返回原来所处的稳态。单稳态触发器属于脉冲整形电路,常用于脉冲波形的整形,定时和延时。单稳态触发器可以由TTL或CMOS门电路与外接RC电路组成,也可以通过单片集成单稳态电路外接RC电路来实现。其中RC电路称为定时电路。根据RC电路的不同接法,可以将单稳态触发器分为微分型和积分型两种。CMOS门电路构成的微分型单稳态触发器(1)电路的组成如图89所示+VDDui1uo2Ruo11G1ui2C1G2CMOS或非门微分型单稳态触发器