SiP工艺技术介绍模板.doc

当今社会，电子系统发展趋势是小型化、高性能、多功效、高可靠性和低成本，在这些需求强力驱动下，电子产品演进速度超乎平常。在物联网、移动支付、移动电视、移动互联网、3G通讯等新生应用引导下，一大批新型电子产品孕育而生，多功效集成、外型短小轻薄、高性能、低成本是这些新型电子产品共性。想要实现这一目标，多个功效芯片和各类电子元件高度集成技术是必不可少步骤，所以对半导体封装提出了前所未有集成整合要求，从而极大推进了优异封装技术发展。为适应集成电路和系统向高密度、高频、高可靠性和低成本方向发展，国际上逐步形成了IC封装四大主流技术，即：阵列凸点芯片及其组装技术、芯片尺度封装技术（CSP，Chip Scale Package）、圆片级封装技术（WLP, Wafer Level Package）和多芯片模块技术。现在正朝着更高密度系统级封装（SiP）发展，以适应高频和高速电路下使用需求。系统级封装是封装发展方向，它将封装内涵由简单器件保护和功效转接扩展到实现系统或子系统功效。SiP产品开发时间大幅缩短，且透过高度整合可降低印刷电路板尺寸及层数，降低整体材料成本，尤其是SiP设计含有良好电磁干扰（EMI）抑制效果，更可降低工程时间花费。不过SiP除了以上优点外，也存在部分问题需要后续去突破，SiP产品设计和制造工艺较以往发展单颗芯片更为复杂，必需要从IC设计见解来考量基板和连线等系统模组设计功效性和封装工艺可实现性。我企业现在着力于针对SiP封装技术建立完善工艺、设计、可靠性分析能力，以拉近和国外同行业者之间距离。现在已经有以下工艺研发结果：（一） 高、低弧度、密间距焊线工艺通常SiP产品中需要在有限空间中集成数颗尺寸大小各异芯片和其它外围元器件，通常全部会采取芯片堆叠封装工艺进行，同时这类产品中芯片压焊点间距很小，所以这类产品焊线技术和传统封装产品有着更高要求。（1）当芯片堆叠层数增加时，不一样线环形层之间间隙对应降低，需要降低较低层引线键合弧高，以避免不一样环形层之间引线短路。为了避免金丝露出塑封体表面，需要严格控制顶层芯片金线弧高，所以稳定金线倒打工艺是确保良率关键焊线技术。本企业现在已完成40um以下低弧度焊线工艺技术研发（超低弧度金线倒打技术、金线直径20um、金丝弧高可达40um）。（2）为了满足压焊点间距小于60微米、压焊点开口尺寸小于50微米芯片焊线工艺，需要开发超密间距劈刀小球径焊线工艺。本企业现在已完成45um以下间距压焊点高密度焊线工艺技术研发。（3）因为封装中将会采取多层芯片堆叠工艺技术，需要开发开发芯片间串连焊线工艺。我企业现在已完成8层芯片间串联焊线工艺技术研发。(二) 大尺寸圆片超薄厚度减薄工艺在SiP封装产品中因为需要集成数颗芯片，通常往往采取芯片堆叠工艺技术，所以对圆片减薄要求很高，往往要求芯片减薄至50um100um厚度，甚至有些产品需要达成25um厚度。而且多年来因为成本缘故而使晶圆尺寸向12英寸发展，单颗芯片面积也超出100mm2，所以大大增加了减薄、切割和拾取芯片难度，工艺技术控制不好通常会造成圆片、芯片碎裂问题，或是在芯片内残留机械应力，造成芯片在后续工序中碎裂。为了确保圆片减薄要求，超精密磨削、研磨、抛光、腐蚀作为硅晶圆后面减薄工艺取得了广泛应用，减薄后芯片可提升热发散效率、机械性能、电性能、减小芯片封装体积，减轻划片加工量。所以，大尺寸圆片超薄厚度减薄工艺技术是实现高密度系统封装关键基础，是不可或缺工艺技术。我企业现在已完成12英寸圆片减薄至25um厚度工艺技术研发。（三）8层及8层以上芯片堆叠工艺伴伴随科技不停发展进步，USB存放卡（U盘）逐步向高容量和体积小巧便于携带方向发展，要满足高容量需要势必需要使用大容量闪存芯片，要满足体积小巧需要势必需求闪存芯片尺寸要缩小。现在各闪存芯片厂商制程能力已达成纳米级，其中Micron更是达成了34nm制程，单个闪存芯片容量最大为4GB，因受芯片尺寸及制程能力限制，单个芯片容量再次提升有很大难度，所以要达成高容量USB模块时，需要将闪存芯片进行3D堆叠。以确保在USB产品外形不变前提下，达成USB容量扩充，满足市场需求。我企业现在已完成8层芯片堆叠工艺技术研发（12英寸晶圆减薄至75um厚度）。（四）微小元器件高密度贴装工艺在SiP封装产品中不仅需要集成多颗芯片，有时还需要集成可多达数十颗被动元器件（包含电容、电感、电阻）。不过因为封装尺寸不足，则需要处理Surface Mountain Technology工序中对于大量无源阻件密集贴装技术。而且因为贴装区域限制，也要求被动元器件尺寸越小越好，贴装时使用锡膏厚度也需要严格管控。我企业现在已完成01005尺寸（长为0.4、宽0.2毫米）被动元器件密集贴装工艺技术研发（被动元件数量50颗，回流后锡膏厚度35-75um）。（五）小球径、小节距植球工艺20世纪90年代伴随技术进步，芯片集成度不停提升，I/O引脚数急剧增加，功耗也随之增大，对集成电路封装要求也愈加严格。为了满足发展需要，BGA封装开始被应用于生产。BGA（Ball Grid Array Package）突出优点是：1）电性能愈加好，BGA 用焊球替换引线，引出路径短，减小了引脚电阻、电容和电感，减小了延迟。2）封装密度更高，组装面积更小，因为球是整个平面排列，所以对于一样面积，引脚数更高。3）BGA节距为1.5 mm、1.27 mm、1.0 mm、0.8mm、0.65mm 和0.5mm，和现有表面安装工艺和设备完全相容，安装更可靠。4）因为焊料熔化时表面张力含有 “自对准”效应，避免了传统封装引线变形损失，大大提升了组装成品率。5）BGA 引脚牢靠，转运方便。6）焊球引出形式一样适适用于多芯片模块和系统级封装。BGA封装其中一项最突出优点就是对于一样面积，引脚数更高，这就对BGA封装产品生产中植球工序有更高要求。我企业现在已完成最小球径300um、最小节距500um植球工艺技术研发。（六）倒装芯片及underfill填充工艺伴随金丝引线键合成本改变，对倒装芯片需求出现了急速增加，飞升金价使采取引线键合盈亏点向更低引脚数方向偏移。同时部分性能上原因也促进我们考虑倒装芯片技术，采取倒装芯片能够愈加好地缩减芯片尺寸，而且在移动应用中使用硅正在变得愈加紧密（更高I/O 密度）。另外，倒装芯片避免了额外封装并提供了像高运行频率、低寄生效应和高I/O密度优点。倒装占有面积几乎和芯片大小一致，在全部表面安装技术中，倒装芯片能够达成最小、最薄封装。倒装芯片技术替换常规打线接合，已逐步成为未来封装主流。和COB相比，该封装形式芯片结构和I/O端（锡球）方向朝下，因为I/O引出端分布于整个芯片表面，故在封装密度和处理速度上倒装芯片已达成顶峰，尤其是它能够采取类似SMT技术手段来加工，所以是芯片封装技术及高密度安装最终方向。倒装芯片封装技术和传统引线键合工艺相比，含有很多显著优点，包含：优越电学及热学性能、高I/O引脚数、封装尺寸减小等。倒装芯片技术是当今最优异微电子封装技术之一，它将电路组装密度提升到了一个新高度，伴随电子产品体积深入缩小，倒装芯片应用将会越来越广泛。Underfill（底填料）是一个适适用于倒装芯片电路材料，它填充在IC芯片和有机基板之间狭缝中，而且将连接焊点密封保护起来。Underfill封装目标在于：降低硅芯片和有机基板之间CTE不匹配；保护器件免受湿气、离子污染物、辐射和诸如机械拉伸、剪切、扭曲、振动等有害操作环境影响；增强Flip chip封装可靠性。Underfill材料要求是：优异电、物理和机械性能；生产中易于应用；优异抗吸潮和抗污染能力。目前Underfill材料关键是硅填充环氧树脂基体材料，其性能改善由以下三个原因决定：（1）提升了对芯片约束，减小了焊接剪切应力，而且附加粘接面也有降低芯片弯曲趋势；（2）当弹性模量很靠近于焊料弹性模量时，环氧树脂就形成一个相对焊接准连续区，所以就减小了在芯片和基板界面上和焊接面形成锐角相关应力提升；（3）焊料实际上是被密封而和环境隔绝。我企业现在已完成Tape&Reel/ Wafer Ring方法、Bump高度70um倒装芯片工艺技术研发。系统级封装技术和产品有着很宽广应用和市场前景，现阶段系统级封装产品需求已经来势汹汹，日渐迫切。系统级封装技术和产品出现，给中国半导体产业、尤其是封装企业带来了一次前所未有发展机会。标志中国封装产品将由低端转为高端，封装行业由制造密集型产业转向设计和产权密集型产业过程立即到来。系统级封装技术应用不仅将又一次促进半导体产业链重新整合，而且将会使传统智能卡封装业和半导体封装业这两个本不相干产业整合，同时也为中国一批半导体封装装备企业和封装材料企业提供宽广发展机会。所以，半导体产业供给链间怎样打破藩篱、携手合作，共同营造更完善系统级封装产品发展环境，将是当务之急；我们相信长电科技一定能够在其中担当关键角色，为中国半导体产业发展作出自己贡献。