BCD基本工艺综述专业资料.doc

BCD工艺及发展状况综述摘要：随着市场对低功耗、高效率节能功率电子产品需求不断扩展，单芯片智能功率集成电路（SPIC）得到了迅猛发展。当前，SPIC制造重要采用一种称为BCD（Bipolar CMOS DMOS）集成工艺技术，本文依照实际工艺电压原则着重阐述了高压BCD、大功率BCD以及高密度BCD工艺各自特点及发展原则，同步简介了世界知名IC制造厂商并阐述了BCD工艺整体发展特点及趋势。核心词：SPIC功率集成技术 BCD工艺 1、引言智能功率集成电路（SPIC）是指将高压功率器件及低压信号解决电路和外围接口、检测、保护等功能电路集成到单芯片上集成电路技术。SPIC发展依赖于当前最重要功率集成技术BCD工艺，BCD工艺特点是将硅平面工艺用到功率集成上，该工艺是一种可以将双极、CMOS和DMOS器件同步集成到单芯片上技术，1986年，由意法半导体公司率先研制成功了第一代BCD工艺，当时技术被称为Multipower BCD technology1，是一种4m 60V工艺，在老式结隔离双极工艺中整合进了纵向DMOS（VDMOS）构造，该工艺采用了12张掩膜版，其工艺截面构造如图1所示：图1 ST公司第一代BCD工艺集成器件剖面图1在功率应用领域，与老式双极功率工艺相比BCD工艺具备明显优势，最基本优势就是使得电路设计者可以在高精度模仿双极器件，高集成度CMOS器件和作为功率输出级DMOS器件之间自由选取。由于DMOS具备高效率(低损耗)、高强度(无二次击穿)、高耐压、固有源漏二极管存在(作用类似续流二极管) 和高速开关特性，因而，DMOS特别适合伙为功率开关器件，并且其制造工艺可以和和硅栅CMOS制造工艺兼容，从而有助于功率集成。整合好BCD工艺可大幅减少功耗，提高系统性能，增长可靠性和减少成本。通过近三十年发展，BCD工艺技术已经获得了很大进步，从第一代4m BCD工艺发展到了第六代0.13m BCD工艺，线宽尺寸不断减小同步也采用了更先进多层金属布线系统，使得BCD工艺与纯CMOS工艺发展差距缩小；另一方面，BCD工艺向着原则化模块化发展，其基本工序原则化，混合工艺则由这些基本工序组合而成，设计人员可以依照各自需要增减相应工艺环节。当今BCD工艺中CMOS与纯CMOS完全兼容，既有图形单元库可以直接被混合工艺电路调用。总来说，此后BCD工艺重要向着高压，高功率和高密度这三个方向发展，同步提高与CMOS工艺工艺兼容性，并针对更多应用需要灵活化工艺设计；此外，BCD技术与SOI技术相结合也是一种非常重要趋势，当前某些新兴BCD技术也已经形成体系，如：HVCMOS-BCD重要用于彩色显示驱动，RF-BCD重要用于实现手机RF功率放大输出级，BCD-SOI重要用于无线通信。BCD工艺发展使更多复杂功能可以集成。这使SPIC设计变得更加灵活、以便,设计时间和费用大幅度减少。这样便浮现了将微解决器、存储器等系统核心单元与接口、电源、保护等单元单片集成高智能化功率系统（PSoC），即面向系统高智能功率技术( system oriented technology)。2、BCD集成电路技术研究进展2.1 国内外知名厂商及其工艺某些知名国际半导体公司在功率集成技术领域处在领先地位，如德州仪器（TI）、仙童半导体（Fairchild）、Power Integration(PI)、国际整流器公司（IR）、飞思卡尔（Freescale）、意法半导体（ST）、Philips、三菱等。国内拥有BCD工艺线厂商比较有限，重要有台积电（TSMR）、中芯国际、华虹NEC、上海宏力半导体、上海新进半导体、华润上华等。ST公司是欧洲功率半导体最大厂商，其首创BCD工艺在1980年代中期引入时，立即就成为几乎所有智能功率应用首选。通过不断改进、分化，ST公司开发了一系列对全球功率IC影响深远BCD工艺,如BCD3（1.2m）2、BCD4（0.8m）3、BCD5（0.6m）4、BCD6（0.35m）5。最新BCD工艺是基于VLSI CMOS平台0.18m BCD86和0.13m BCD工艺。NXP公司（原飞利浦半导体公司）在BCD工艺方面也做了大量研究，特别是SOI BCD方面，NXP公司已经推出了一系列基于自己开发SOI BCD工艺平台功率集成芯片产品，在低噪声，高可靠性，高频率规定应用领域占据了很大市场份额。TSMC在-间推出了模组化BCD工艺，此新BCD工艺特色在于提供12伏特至60伏特工作电压范畴，可支持各种LED应用，涉及：LCD平面显示屏背光源、LED显示屏、普通照明与车用照明等，且工艺横跨0.6m至0.18m等各种世代，并有数个数字核心模组可供选取。中芯国际推出BCD工艺平台重要集中于低压范畴，已经实现量产有0.35m 20V和0.18m 20V外延和非外延工艺平台，更高电压（60V-80V）工艺平台正在开发中。华虹NEC在宣布，其非外延0.35m BCD工艺开始量产。华虹NEC在成功研发并量产了BCD350 (0.35m BCD)工艺。针对市场不同需求，华虹NEC现又推出了非外延工艺 0.35umBCD工艺，即PMU350工艺。PMU350在BCD350基本上用Deep Nwell代替了外延层，并简化了工艺流程，使该工艺更具竞争力。华虹NEC PMU350工艺重要面向电源管理、显示驱动、汽车电子、工业控制等领域，该工艺原则配备涉及3.3V/5VCMOS，12V/18V/30V/40VLDMOS以及垂直NPN和水平PNP双极管。此工艺同步还提供高精度电阻、高密度电容及一次性可编程器等各种器件。华虹NEC已经在开发0.18m BCD技术平台，以期可以提供电源管理和SOC芯片等更高品位技术。2.2 BCD工艺核心技术BCD工艺将双极器件、CMOS器件以及DMOS器件集成到同一芯片上，这就规定在兼容工艺下集成后这些器件可以基本具备分立器件良好性能，特别是高压器件如DMOS器件；另一方面，制造出来芯片应当有更好综合性能，要有小寄生效应；此外，尽量要减少工艺复杂限度，以节约成本。在这些基本规定之下，BCD工艺核心技术重要涉及三大类问题：隔离技术，工艺兼容性以及DMOS器件设计。2.2.1 隔离技术在老式双极工艺，CMOS工艺和BiCMOS工艺中都会采用隔离技术以实现器件与器件之间，器件与电路之间，电路与电路之间电学上隔离，BCD工艺中隔离技术与其她工艺中隔离技术基本类似，重要隔离技术涉及三种：自隔离，结隔离和介质隔离，如图2所示为三种隔离技术截面图7。(a)(b)(c)图2 BCD工艺中隔离技术：(a)自隔离7；(b)结隔离7；(c)介质隔离自隔离技术是运用晶体管和衬底之间形成自然形成反偏PN结来实现隔离， NMOS晶体管P阱与N型外延层，PMOSP型源漏与N型外延之间均形成PN结，只要保证这些PN结均反偏，则各器件就被隔离开来，漏极电流只会通过沟道到达源极而不会流到其他器件中去。自隔离办法存在某些缺陷：一方面，相邻MOS器件之间为场区，也许存在寄生沟道，形成寄生MOS管，电流会从寄生MOS管中通过导致器件之间漏电，可以采用场区厚氧化和场区注入来提高寄生MOS管阈值电压，以防止寄生沟道形成，但是LOCOS技术不可避免“鸟嘴”效应，使得场氧延伸进入有源区，占据有源区面积同步由于鸟嘴某些场氧较薄，厚场阈值减小，因而易形成漏电通道；另一方面，若由于噪声等因素使得原本反偏PN结正偏，发生少子注入，很容易引起闩锁和串扰。结隔离是BCD工艺中最常用隔离方式，即通过穿通外延层深扩散形成反偏PN结和隔离岛实现隔离，器件做在隔离岛内，这种工艺简朴成熟并且对于普通应用较为有效，因此当前诸多功率IC中均采用PN结隔离。结隔离存在某些不可避免缺陷：一方面，当器件耐压提高，外延层厚度增长，用来形成隔离区P+注入需要更长推结时间，杂质横向扩散更加明显，使得隔离区占据了很大芯片面积。通过所谓上下隔离技术可以减少推结时间，从而减小杂质横向扩散，但是虽然这样隔离区面积还是很大，因此对于高压BCD工艺采用结隔离很难减少其线宽；另一方面，功率电路中PN结反向漏电随温度升高而增大，使得功率器件性能退化，甚至导致误操作；此外，PN结大寄生电容影响了电路工作速度。介质隔离是指电路中各器件通过绝缘介质隔离，由于是通过绝缘介质隔离，因此介质隔离是真正意义上物理隔离，当前浮现介质隔离技术重要涉及浅槽隔离（STI），深槽隔离（DTI）以及全介质隔离技术。STI和DTI仅仅是在器件侧壁形成隔离，而全介质隔离则在器件底部和侧壁都用绝缘介质隔离形成封闭隔离岛，全介质隔离普通采用当前最为流行SOI衬底，配合STI或DTI工艺来完毕。介质隔离相比其她隔离方式存在许多优势：隔离宽度不受外延层厚度和击穿电压影响，因此可以大大节约芯片面积，当代较低线宽高集成度BCD工艺普通均采用介质隔离；介质隔离效果较好，器件间串扰和寄生效应很小，减小了闩锁效应发生，同步提高了电路速度；介质隔离具备优越电磁兼容（EMC）性。但是介质隔离也存在缺陷：一是其工艺复杂限度相对较高，因而成本较高，二是介质热导率不大于单晶Si，使得器件工作时散热效果较差，很容易引起局部过热，影响器件和电路工作可靠性。2.2.2 工艺兼容性典型BCD工艺包括了低压MOS管、高压MOS管、不同耐压LDMOS、纵向NPN管、横向NPN管、横向PNP、衬底PNP、肖特基二极管、扩散电阻、多晶电阻、金属电阻以及MOS电容等丰富器件，有些工艺还集成了JFET，EEPROM等器件，不同器件种类有其各自特点，集成时就必要考虑兼容性问题，首要兼容性问题有两个：一是高压器件和低压器件兼容性；二是MOS器件与双极器件兼容。一方面要选取适当隔离技术，保证高压某些不会影响到低压某些正常工作，其她器件不会影响敏感器件工作；提高光刻版兼容性是解决兼容性问题最核心因素，不同器件各区掺杂有不同规定，但是为了减少掩模版数量减少制导致本，但愿可以使其中相似类型掺杂能兼容进行，还要合理调节各工艺顺序，在实现工艺兼容同步，保证器件性能，但有时还是必要在器件性能和兼容性问题上做出折中，因而需要对器件构造和工艺进行巧妙地设计。 2.2.3 DMOS器件DMOS器件是整个SPIC中核心器件，往往需要占据芯片面积1/22/3，BCD工艺方案制定和改进都需要优先考虑DMOS器件设计和优化，因而DMOS是整个工艺中需要特别关注和专门设计器件，设计时既要考虑到工艺兼容性还要尽量保证DMOS器件性能。 DMOS重要有两种类型：垂直双扩散MOS（VDMOS）与横向双扩散MOS（LDMOS）。LDMOS更容易与CMOS工艺兼容并且构造更为灵活而被广泛应用。LDMOS基本构造依照不同工艺和应用规定而变化，但大体相似，如图X所示，LDMOS采用双扩散自对准工艺，沟道长度决定于两次扩散横向扩展长度之差；LDMOS源漏之间存在漂移区，用来承受高压。图3(a)-(d)均为典型LDMOS构造。依照电压级别分类，LDMOS可以分为中低压LDMOS（普通在15200V）和高压LDMOS（500V以上），中低压LDMOS，如图3(a)所示，多晶栅极连接源漏区，在接近漏端处形成场氧，多晶硅栅极覆盖到场氧之上形成场板构造以吸取漏端强电场，这样有助于提高器件耐压；高压LDMOS构造与中低压构造区别明显，如图3(b)，由于需要承受高耐压，因而高压LDMOS需要更长更深漂移区，这就会大大增长器件导通电阻，通过引入所谓RESURF8构造，可以对器件耐压和导通电阻进行优化。 (a) (b) (c) (d)图3 不同构造LDMOS；(a)中低压LDMOS构造；(b)高压LDMOS构造；(c)SJ-LDMOS构造9；(d)SOI-LDMOS构造DMOS器件需要设计核心参数有器件阈值，器件耐压和导通电阻，而器件耐压和导通电阻之间往往存在trade-off关系，需要对器件进行优化，BCD工艺中大多数对LDMOS构造优化都是环绕这一点展开。随着BCD工艺迅速发展，也浮现了更多改进型LDMOS构造，如图X(c)(d)，通过将Cool-MOS中super-junction9技术应用到LDMOS中，就产生了(c)图SJ-LDMOS10构造，该构造进一步提高器件耐压和减少导通电阻，(d)图为SOI LDMOS构造，由于SOI衬底应用，这种LDMOS具备高速开关特性，可以应用到RF领域。此外，需要特别注意是，普通LDMOS构造中源极和衬底之间只能短接或加小电压，这样构造称为低边（Low-side）LDMOS，然而在某些电路应用中LDMOS源极电位也许高于衬底电位较多，这就规定在器件构造中必要将源极和衬底隔离开来（可采用埋层），这种构造称为高边（High-side）LDMOS，高边LDMOS设计相对困难某些，核心是要保证源极到衬底有足够耐压。图X所示为两种构造示意图： (a) (b)图4 低边LDMOS及高边LDMOS构造3、BCD工艺发展过程及现状3.1 高压BCD工艺可以集成耐压范畴在100V-700V高压器件BCD工艺为高压BCD工艺。高压BCD工艺采用反偏PN结隔离技术，器件做在隔离岛中，最典型实现办法是：在P型衬底上注入形成N+埋层，然后再形成N型外延层，通过注入P型杂质并推结使得P型杂质纵向穿通整个N外延，形成N型隔离岛，通过这种办法可以直接集成高边（high-side）电压能力达300VVDMOS器件，器件耐压越高，所需外延层厚度越厚，但是由于横向扩散效应，隔离区面积明显增长，这就限制了光刻精度2。最重要高压应用范畴在500V-700V，例如电子照明和工业电源，可以使得BCD工艺集成如此高耐压DMOS器件，则只有使用RESURF构造横向DMOS，如上图X所示，这就是所谓“离线式BCD（off-line BCD）工艺”。离线式BCD工艺缺陷是只能制作低边（Low-side）LDMOS（源和衬底间短接）很难形成较高耐压高边（High-side）LDMOS，因素是高压器件中普通不采用N+埋层隔离构造，其源/衬底耐压受限于源极与衬底之间穿通击穿，采用SOI技术可以克服这个限制。离线式BCD工艺在减小线宽和增长集成电路复杂限度方面发展十分有限，技术方面因素是需要同步保证高压器件高可靠性、高性能以及控制电路高密度是十分不容易，需要高昂工艺费用，当前高压BCD工艺中需要更加复杂数字电路来实现更加精准控制，因此对于高压BCD工艺发展来说最核心最具挑战问题是减小其线宽和提高光刻精度2。 当前，ST公司已经开发出了700V甚至1200V高压BCD工艺，线宽可以减少至1m如下；NXP公司则对薄层SOI衬底上高压器件实现进行了许多理论研究，并在此基本上开发出了600V以上高压BCD工艺。在国内，公司如华虹NEC在开发出了0.35m 700V高压BCD工艺，华润上华也在同一时期开发出了1m 700V工艺，该工艺平台是基于该公司在AC-DC转换器上广泛应用1.0m40V BCD工艺平台上嵌入700V DMOS后研发而成，现已投入量产。，电子科技大学功率集成实验室也发出了关于高压运用700V BCD工艺研究报道11。3.2 高功率BCD工艺高功率BCD工艺电压工作范畴普通在40V-200V之间，属于中档电压范畴，但是电流却非常大，这种芯片中普通只需要某些简朴适当控制电路，功耗规定限制了功率器件面积不能减到很小，并且普通功率器件占据了芯片大某些面积，因而高功率BCD工艺发展重要不是特性尺寸减小，重点在于如何优化功率器件构造，提高器件强度，减少器件自身功耗，同步减少控制电路功耗。高功率BCD工艺代表重要有ST公司0.8m BCD4工艺。其她公司机构如三菱公司在推出了0.5m 90V BCD工艺，其剖面图如图5所示，该工艺采用外延技术，需12张掩模版，其中集成了5V/12V/30V/60V/90V几种不同耐压器件12，在90V工艺基本上，增长一张强化隔离掩模版，又推出了0.5m 120V BCD工艺13，新工艺可以满足电压超过100V高功率应用，例如汽车电子以及显示屏驱动等。NXP公司则开发了0.6m 180V BCD工艺，该工艺基于SOI衬底（1m买氧化层上1.5m硅），采用三层金属，一层多晶，30nm单栅氧，需要15-17张掩膜（依照器件选取而定），其中包括了12V-60V，120V以及180V几种电压级别器件14，合用于汽车电子及显示驱动。图5 三菱公司0.6m 120V工艺截面图12当今，对高功率芯片需求诸多都是来自汽车电子领域，此类应用中需要解决大电流，中档电压并且仅采用有限控制电路，规定器件具备高强度和高可靠性。基于40V-200V高功率BCD工艺技术，国际半导体芯片制造厂商，涉及TI（德州仪器公司），IR（国际整流器公司）也都推出了一系列集成电路芯片。3.3 高密度BCD工艺高密度BCD工艺又称为VLSI-BCD工艺，其发展代表了BCD工艺发展主流，由于它应用最为广泛，其电压范畴在5V-50V，在汽车电子应用中重要是70V。高密度BCD工艺是基于VLSI CMOS工艺平台，其发展相比数字CMOS工艺发展滞后几年，由于功率器件中深结形成需要较长时间高温推结过程，会影响到CMOS器件或者存储器中浅扩散区，并且功率器件厚栅氧化与CMOS器件所需高质量薄栅氧化也不兼容，因而其发展所要面临最大挑战是如何使得DMOS功率器件与老式具备高光刻精度CMOS和非易失型存储器工艺兼容并获得最优性能。高密度BCD工艺典型代表工艺是ST公司BCD5-BCD8工艺，1995年开发BCD5工艺是实现高密度功率集成一次突破，其截面图如图6所示，BCD5创新性采用互补式LDMOS，通过大角度离子注入形成NLDMOSP-body区和PLDMOSN-body区，并且并没有增长工艺热预算，这就使得在同一BCD芯片上可以集成EPROM和EEPROM模块。BCD6工艺基于0.35m CMOS工艺平台，高压功率管也是直接集成到里面，因而BCD6工艺与CMOS工艺完全兼容，相比BCD5工艺，BCD6工艺进一步优化了器件性能，减少了寄生效应，采用5层金属布线，进一步提高了集成度。，0.18m BCD8工艺研发完毕并投入生产，标志着BCD工艺进入深亚微米时代；，0.13m BCD工艺也已开发完毕，0.13m BCD工艺是当前最先进BCD工艺，与CMOS工艺差距也逐渐缩小。当前BCD工艺开始朝90 nm，65 nm 发展，借助于先进CMOS工艺平台，集成高性能功率器件及高度智能化成为电源管理等应用BCD工艺所面临一种挑战，与此同步，还需要进一步集成高性能CPU、迅速存储器等模块，实现高度智能化功率片上系统(PSoC)15。图6 BCD5工艺截面图4，NXP公司A-BCD9工艺开发成功，这是一种SOI基100V 0.13m BCD工艺，该工艺可以集成Flash，RAM 和ROM。该工艺采用3层poly，6层金属连线，实现STI全介质隔离，深槽内部填充poly用于器件之间隔离，浅槽所有填充SiO2 用于器件模块内部隔离。图7为此工艺中高压器件示意图：图7 NXP公司0.13m SOI BCD高压N/P MOS截面图东芝公司也开发出了其第五代BiCD/CD工艺平台16，这种工艺是基于0.13m CMOS技术，该平台提供了从5V到60V六种不同电压级别功率器件，其中超过25V功率管采用BiCD-0.13m深槽隔离构造（DTI）LDMOS，具备更小线宽和超低导通压降，其构造如图8所示；图8 东芝公司5th BiCD工艺下LDMOS构造16国内某些公司也研发并建成了一系列新BCD工艺平台：，上海华虹NEC0.35m 40V和0.18m 40V BCD工艺线已经实现批量生产，华虹NEC又对0.35m 80V 和0.18m 60V工艺平台进行了开发；同期，华润上华也发布了其0.35m和0.18m两款新BCD工艺平台，0.25m BCD工艺平台比原有0.5m BCD工艺平台具备更高性价比，功率DMOS性能提高了30%，工艺流程更简化，使用成本更低。0.18m BCD工艺平台将功率DMOS嵌入0.18m数字平台中，保持了0.18m数字工艺及0.25m BCD工艺原有性能，提供完整数字原则单元库、OTP等设计支持。3.4 其她BCD工艺3.4.1 SOI-BCD工艺在功率IC制造中，SOI衬底相对体硅有许多优势：可以形成全介质隔离从而减少寄生参数，提高器件可靠性，增强EMC能力，器件可以偏置到高于电源电位或者低于地电位而不会产生电过应力或引起寄生晶体管导通，因而SOI技术非常合用于低噪声，高传播速率应用场合，此外，SOI技术还可以大大减小了芯片面积。但是90年代此前由于SOI衬底工艺复杂，价格昂贵，SOI基高压器件难以形成，BCD工艺中SOI衬底使用受到限制；而近年来，一方面SOI衬底制造技术逐渐进步成熟，价格下降，另一方面，SOI高压器件构造研究进一步，使得SOI技术可以广泛应用到功率集成电路中。在某些应用上SOI衬底具备明显优势，如平板显示驱动、模仿音频放大和xDSL驱动等。NXP（恩智浦半导体）是SOI BCD工艺代表公司，技术处在领先地位，由其开发工艺被称为A-BCD（Advanced Bipolar CMOS DMOS）17和EZ HV工艺，A-BCD重要应用于中档电压，EZ HV则应用于高压领域。从1998年第一代工艺（A-BCD1）开发成功至今NXP已经开发出了第九代工艺（A-BCD9），采用SOI A-BCD工艺，NXP公司成功研制出了具备优越EMC性能CAN和LINE收发器以及D类音频功放系列IC等产品，1997年，NXP公司T. Letavic，E，Arnold，M. Simpson等人提出了600V薄膜SOI LDMOS18构造，由此产生了EZ HV工艺，EZ HV采用薄膜SOI构造，可以集成耐压在600V以上高压功率器件，采用EZ HV工艺，NXP公司推出了650VTEA152x和700VTEA172x系列芯片，合用于低功耗系统开关电源（SMPS）控制IC，尚有用于550V高压全桥驱动UBA2032系列芯片。其她某些公司也对BCD-SOI工艺进行了开发，Atmel公司开发出了高压0.8m BCD-SOI工艺，重要面向汽车应用。ST公司开发了1mSOI-BCD 工艺,其氧化埋层厚2m，有源硅厚9m，运用深槽刻蚀和氧化硅填充实现横向隔离。这种工艺可以满足30 V/100 V/200 V应用， 例如电信xDSL驱动、视频放大器和PDP显示驱动等。研究表白，和相似条件下与硅基电路相比，SOI电路速度可以提高25%35%，功耗减少2/3，同样辐照剂量下，产生少数载流子数目也可小3个数量级19。前面提到SOI材料散热性能不及体硅材料，在高压BCD中容易引起失效，因而SOI材料散热问题也是当前可靠性研究一种重点方向。3.4.2 RF-BCD工艺近几年，无线通信技术（GSM，EDGE，W-CDMA，Wimax等）飞速发展，无线产品市场需求量大幅攀升，这就大大推动了射频功率器件发展。射频功率器件是RF功率放大器核心，GaAs材料以其优良高频性能和高功率转换效率而成为射频功率器件首选，采用GaAs材料制做射频功率放大器依然是当前主流技术，但是GaAs材料也存在某些缺陷限制了其发展：GaAs晶圆制导致本高，工艺相对复杂，固有高截止电流，可集成度不及硅基材料。针对这些问题，人们又提出采用便于集成硅基LDMOS代替GaAs器件作为射频功率器件，但是，对于初期LDMOS构造，其输出效率存在所谓“30%理论瓶颈”；从以来，NXP公司就始终致力于RF LDMOS器件研究，其效率不断提高，到，NXP公司研制出第五代RF LDMOS20，通过改进，在实现了2GHz频率下32%效率，增益达到18.5dB21。NXP公司提出LDMOS构造如图9所示：图9 NXP提出RF LDMOS22对于射频应用，除了RF功率放大器以外，控制电路也是必不可少，但愿可以同步将它们进行单片集成，ST公司则在RF集成工艺方面做了大量工作，运用开发好BCD6-BCD8系列工艺（它们具备很大工艺灵活性），在兼容条件下，直接将优化好RF LDMOS工艺引入进来就形成了所谓RF-BCD工艺，RF-BCD6和RF-BCD83是ST公司最典型RF-BCD工艺。RF-BCD6中LDMOS具备出众饱和与线性效率，工作频率为2GHz和相邻通道功率比为-38dBc时，其效率分别为70%和45%。采用RF-BCD8工艺，集成互补RF LDMOS器件，N型器件和P型器件耐压均为12 V，截止频率分别达到18GHz和12GHz。国内关于RF-BCD工艺研究鲜有报道。虽然GaAs晶体管截止频率高于RF LDMOS，但是在饱和输出功率时，硅功率放大器性能和GaAs 还是具备可比性；而在低功率时，RF LDMOS比GaAs性能更出众。因而以RF LDMOS为核心RF-BCD工艺具备很辽阔发展前景。4、结束语从功率集成技术总体发展趋势看，更高集成度，更高可靠性，更高智能化是BCD工艺继续向前发展所面临技术难题，也是研究热点，汽车电子以及电源管理芯片迅速增长需求市场，也推动着BCD工艺继续向更高水平发展。BCD工艺迅速发展给中华人民共和国功率半导体行业带来了巨大挑战，当前，国内BCD工艺技术已经获得较大发展，但是与国际先进水平仍存在较大差距，还需要更多努力。 参照文献：1 Antonio Andreini，Claudio Contiero，Paola Galbiati，SGS Microelettronica SpA，Monolithic Microsystem Division，Milan，Italy. A New Integrated Silicon Gate Technology Combining Bipolar Linear，CMOS Logic，and DMOS Power Parts. IEEE transactions on Electron Device，1986. Page(s):2025-2030.2 Contiero，C；Gariboldi，R.；Sueri，S.；Russo，A，TPA Group，STMicroelectron.，Milian，Italy .Smart power technologies evolution. Industry Applications Conference，. Conference Record of the IEEE，. Page(s):10-19.3 Claudio Contiero，Antonio Andreini ,Paola Galbiati，STMicroelectronics，TPA Groups R&D Department，Cornaredo，Agrate，Milan，Italy. Solid-State Device Research Conference，. Proceeding of the 32nd European. . Page(s):275-282.4 C.Contiero，P.Galbiati，M.Palmieri，L.Vecchi，SGS-THOMSON Microelectronics. LDMOS implementation by large tilt implant in 0.6 m BCD5 process，flash memory compatible. Power Semiconductor Devices and ICs，1996. ISPSD 96 Proceedings.，8th International Symposium. Page(s)：75-78.5 A. Moscatefi，A. Merlini，G. Croce，P. Galbiati，C. Contierol，STMicroelectronics，TPA Group，Milan，Italy，Power Semiconductor Devices and ICs，. Proceedings. The 12th International Symposium . Page(s):323 326.6 Riccardi，D; Causio,A.;Filippi，I.;Paleari,A.;Pregnolato，L.V.A.;Galbiati，P.;Contiero，C. BC D8 from 7V to 70V：A new 0.l8m Technology Platform to Address the Evolution of Applications towards Smart Power ICs with High Logic Contents. Page(s):73 - 767 WOLFGANG PRIBYL，Siemens Entwicklungszentrum fr Mikroelektronik Ges.m.b.H.A-9500 Villach，Siemensstrae 2，Austria. Integrated Smart Power Circuits Technology，Design and Application.8 J.A. Apples ，H.M.J. Vaes，High voltage thin layer devices (RESURF devices). Electron Devices Meeting，1979. Page(s)：238-2419 陈星弼。10 Wenlian Wang，80 zhang，Member，IEEE，Zehong Li，and Zhaoji,Li ，State Key Lab. of Electron. Thin Films & Integrated Devices，Univ. of Electron. Sci. & Technol. of China，Chengdu，China. Application of Field Plate in SLOP-LDMOS. Communications，Circuits and Systems (ICCCAS)， International Conference.，. Page(s):507 509. 11 Qiao Ming，Jiang Lingli，Zhang Bo，Li Zhaoji，A 700V BCD technology platform for high voltage application. Journal of Semiconductors，Vol.33，No4，.12 Tomohide Terashima，Fumitoshi Yamamoto，Kenichi Hatasako. Multi-voltage device integration technique for 0.5m BiCMOS & DMOS process. Power Semiconductor Devices and ICs，. Page(s)：331 334.13 Tomohide Terashima，Fumitoshi Yamamoto，Kenichi Hatasako and Shiro Hine ULSI Development Center，Mitsubishi Electric Corporation. 120V BiC-DMOS process for the latest automotive and display applications. Power Semiconductor Devices and ICs，. Page(s)：93 96. 14 A.W. Ludikhuize，J.A. van der Pol，A. Heringa，A. Padiy，E.R. Ooms，P. van Kessel，G.J.J. Hessels，M.J. Swanenberg，B. van Velzen，H. van der Vlist，J.H.H.A. Egbers，M. Stoutjesdijk. Extended (180V) Voltage in 0.6pm Thin-Layer-SO1 A-BCD3 Technology on 1m BOX for Display，Automotive & Consumer Applications. Power Semiconductor Devices and ICs，. Page(s)：77 80.15 孙伟峰，张波，肖胜安，苏巍，成建兵. 功率半导体器件与功率集成技术发呈现状及展望. 中华人民共和国科学：信息科学，,42(12)，1616-1630.16 Koji Shirai，Koji Yonemura，Kiminori Watanabe，Koji Kimura，System LSI Division，Toshiba Semiconductor Company. Power Semiconductor Devices & ICs，. ISPSD . Page(s):77-79.17 Van der Pol，J.A.Ludikhuize,A.W.;Huizing，H.G.A.;van Velzen，B.;Hueting，R.J.E.;Mom，J.F.;van Lijnschoten，G.;Hessels，G.J.J.;Hooghoudt，E.F.;van Huizen，R.;Swanenberg，M.J.;Egbers，J.H.H.A.;van den Elshout，F.;Koning，J.J.;Schligtenhorst，H.;Soeteman，J. Philips Semicond.，A-BCD：An economic 100 V RESURF silicon-on-insulator BCD technology for consumer and automotive applications. Power Semiconductor Devices and ICs，. Page(s):327 330.18 T. Letavic，E. Arnold，M. Simpson，R. Aquino，H. Bhimnathwala，R. Egloff，A. Emmerik，S. Wong，S. Mukherjee，Philips Research，Philips Electronics North America Corporation. High performance 600 V smart power technology based on thin layer silicon-on-insulator. Power Semiconductor Devices and ICs，1997. Page(s):49