收藏 分销(赏)

《Quartus入门》PPT课件.ppt

上传人:w****g 文档编号:2382277 上传时间:2024-05-29 格式:PPT 页数:68 大小:733KB
下载 相关 举报
《Quartus入门》PPT课件.ppt_第1页
第1页 / 共68页
《Quartus入门》PPT课件.ppt_第2页
第2页 / 共68页
《Quartus入门》PPT课件.ppt_第3页
第3页 / 共68页
《Quartus入门》PPT课件.ppt_第4页
第4页 / 共68页
《Quartus入门》PPT课件.ppt_第5页
第5页 / 共68页
点击查看更多>>
资源描述

1、QuartusQuartus软件入门软件入门电子技术实验电子技术实验(II)(II)1精选课件ppt问题的提出n设计一个设计一个数字钟数字钟,使之完成以下功能:,使之完成以下功能:q实实现现时时、分分、秒秒的的计计时时;时时可可采采取取1212小小时时计计时时也也可可采采取取2424小小时时计计时时;具具有有异异步步清清零零和和启启动动/停止功能;并可调整时间。停止功能;并可调整时间。q用数码管显示时分秒;具有整点报时功能;用数码管显示时分秒;具有整点报时功能;q可可继继续续设设计计日日、星星期期、月月、年年等等其其他他万万年年历历功功能。能。q可设计秒表功能,闹钟功能。可设计秒表功能,闹钟功

2、能。2精选课件ppt解决方案1传统的数字系统设计方法1.1.根据设计要求划分功能模块;根据设计要求划分功能模块;2.2.确定输入和输出的关系,画出确定输入和输出的关系,画出真值表真值表,写出,写出逻辑表达式;逻辑表达式;4.4.利用公式或卡诺图进行利用公式或卡诺图进行人工化简人工化简;5.5.根据化简后的逻辑表达式根据化简后的逻辑表达式画出电路原理图画出电路原理图;6.6.在面包板上进行实验,在面包板上进行实验,验证验证电路的正确性;电路的正确性;7.7.若无错误,再在透明薄膜上用贴图符号若无错误,再在透明薄膜上用贴图符号贴贴PCBPCB图图;8.8.检查后送制板厂制板;检查后送制板厂制板;9

3、.9.对对PCBPCB板板进进行行安安装装、调调试试,若若有有大大的的错错误误,修修改改设设计计,重重复复以以上过程,重新制板。上过程,重新制板。搭积木的方式!基于电路板的设计方法采用固定功能的器件(通用型器件),通过设计电路板来实现系统功能3精选课件ppt传统的数字系统设计方法特点特点采用自下而上(Bottom Up)的设计方法采用通用型逻辑器件搭积木式的方式 在系统硬件设计的后期进行仿真和调试 主要设计文件是电路原理图 4精选课件ppt传统的数字系统设计方法的缺点效率低下所有这一切,几乎都是手工完成!设计周期很长;容易出错;芯片种类多,数量大,受市场的限制;设计灵活性差;产品体积大。5精选

4、课件ppt解决方案2现代的数字系统设计方法n首先在计算机上安装EDA软件,它们能帮助设计者自动完成几乎所有的设计过程;再选择合适的PLD芯片,可以在一片芯片中实现整个数字系统。基于芯片的设计方法采用PLD(可编程逻辑器件),利用EDA开发工具,通过芯片设计来实现系统功能。EDA软件空白PLD+数字系统编程6精选课件ppt现代的数字系统设计方法(续1)1.根据设计要求划分功能模块2.PLD开发(利用EDA工具)(1 1)设设计计输输入入:采采用用原原理理图图或或硬硬件件描描述述语语言言(HDLHDL),描描述述出出输输入入和输出的逻辑关系,将整个原理图或程序输入到计算机中;和输出的逻辑关系,将整

5、个原理图或程序输入到计算机中;(2 2)设设计计的的编编译译:EDAEDA工工具具可可自自动动进进行行逻逻辑辑综综合合,将将功功能能描描述述转转换换为为门门级级描描述述,或或转转换换成成具具体体PLDPLD的的网网表表文文件件,将将网网表表文文件件自自动动适适配到具体芯片中进行配到具体芯片中进行布局布线布局布线;(3 3)功能仿真功能仿真和和时序仿真时序仿真;(4 4)编程下载编程下载到实际芯片中,在实验台上进行验证;到实际芯片中,在实验台上进行验证;(5 5)在在每每一一阶阶段段若若有有问问题题,可可在在计计算算机机上上直直接接修修改改设设计计,重重复复以以上过程。上过程。7精选课件ppt现

6、代的数字系统设计方法(续2)3.设计包含PLD芯片的电路板(1)在计算机上利用)在计算机上利用EDA软件画软件画电路原理图电路原理图;(2)进行电气规则检查无误后,自动生成网表文件;进行电气规则检查无误后,自动生成网表文件;(3)利用利用EDA软件画软件画PCB图图,自动布线;,自动布线;(4)自动进行设计规则检查,无误后输出文件,制板。自动进行设计规则检查,无误后输出文件,制板。优点:效率高所有这一切,几乎都是借助计算机利用EDA软件自动完成!容易检查错误,便于修改;设计周期短、成功率很高;产品体积小。8精选课件ppt现代的数字系统设计方法通常采用自上而下(Top Down)的设计方法采用可

7、编程逻辑器件 在系统硬件设计的早期进行仿真主要设计文件是用硬件描述语言编写的源程序降低了硬件电路设计难度特点特点自行定义器件内部的逻辑和引脚写出真值表或状态表 EDA开发工具自动进行逻辑综合 模拟仿真编程下载到PLD中基于芯片采用PLD,利用EDA开发工具,通过芯片设计来实现系统功能。9精选课件ppt什么是EDA技术?nEDA(Electronic Design Automation,电子设计自动化)q是在计算机的辅助下完成电子产品设计的一种先进的硬件设计技术!q是立足于计算机工作平台开发出来的一整套先进的设计电子系统的软件工具。计算机并口器件编程接口PCB BoardPLD编程目标文件10精

8、选课件pptEDA技术的范畴模拟电路模拟电路数字电路数字电路混合电路混合电路设计输入设计输入逻辑综合逻辑综合仿真仿真编程下载编程下载本课程内容!11精选课件ppt学习EDA到底有什么用呢?真有趣,可以按自己的想法设计一个芯片!我也要参加全国大学我也要参加全国大学生电子设计竞赛!生电子设计竞赛!呀,毕业设计正好能用得上哎!原来在一个芯片里就可以设计一个完整的计算机系统呀!找工作时也算得上一技之长哦!12精选课件pptn电子设计自动化(电子设计自动化(Electronic Design AutomationElectronic Design Automation,EDAEDA)技术是以)技术是以计

9、算机科学计算机科学和和微电子技术微电子技术发展为先导,汇集了发展为先导,汇集了计算机图形学计算机图形学、拓拓扑逻辑学扑逻辑学、微电子工艺与结构学微电子工艺与结构学和和计算数学计算数学等多种计算机应用学等多种计算机应用学科最新成果的先进技术,它是在先进的计算机工作平台上开发出科最新成果的先进技术,它是在先进的计算机工作平台上开发出的一整套电子系统设计的软件工具。从的一整套电子系统设计的软件工具。从2020世纪世纪6060年代中期开始,年代中期开始,人们不断开发出各种计算机辅助设计工具来帮助设计人员进行人们不断开发出各种计算机辅助设计工具来帮助设计人员进行集集成电路和电子系统成电路和电子系统的设计

10、,集成电路技术的不断发展对的设计,集成电路技术的不断发展对EDAEDA技术提技术提出新的要求,并促进了出新的要求,并促进了EDAEDA技术的发展。技术的发展。EDAEDA及其发展及其发展 第一阶段:计算机辅助设计(第一阶段:计算机辅助设计(CAD阶段)阶段)第二阶段:电子设计自动化(第二阶段:电子设计自动化(EDA)阶段阶段 第三阶段:第三阶段:电子设计自动化(电子设计自动化(EDA)的发展阶段的发展阶段13精选课件pptEDAEDA工具工具n电路仿真工具:主要用于模拟电路和数字电路的仿真,常见的有SPICEPSPICE、EWB、MULTISIM等;n电路板级设计工具:常见的有PROTEL、P

11、OWER PCB等;n可编程器件开发工具:常见的有MAXPLUS II、QUARTUS II、MATLABDSP BUILDER等。14精选课件ppt EDA EDA即电子设计自动化技术,是利用计算机工作即电子设计自动化技术,是利用计算机工作平台,从事电子系统和电路设计的一项技术。平台,从事电子系统和电路设计的一项技术。EDAEDA技术为电子系统设计带来了很大的变化:技术为电子系统设计带来了很大的变化:(1 1)设计效率提高,设计周期缩短;)设计效率提高,设计周期缩短;(2 2)设计质量提高;)设计质量提高;(3 3)设计成本降低;)设计成本降低;(4 4)能更充分地发挥设计人员的创造性;)能

12、更充分地发挥设计人员的创造性;(5 5)设计成果的重用性大大提高,省去了不必要的重复劳动。)设计成果的重用性大大提高,省去了不必要的重复劳动。EDAEDA设计方法设计方法 15精选课件ppt传统设计方法传统设计方法 vs EDAvs EDA设计方法设计方法 传统设计方法传统设计方法EDAEDA设计方法设计方法自底向上自底向上手动设计手动设计软硬件分离软硬件分离原理图设计方式原理图设计方式系统功能固定系统功能固定不易仿真不易仿真难测试修改难测试修改模块难移植共享模块难移植共享设计周期长设计周期长自顶向上自顶向上自动设计自动设计打破软硬件屏障打破软硬件屏障原理图、原理图、HDLHDL等设计方式等设

13、计方式系统功能易改系统功能易改易仿真易仿真易测试修改易测试修改模块可移植共享模块可移植共享设计周期短设计周期短16精选课件ppt本课程要学习的PLD设计EDA工具软件 Quartus n美国Altera公司自行设计的第四代PLD开发软件n可以完成PLD的设计输入、逻辑综合、布局与布线、仿真、时序分析、器件编程的全过程n同时还支持SOPC(可编程片上系统)设计开发17精选课件pptQuartusQuartus简介简介 QuartusQuartus提供了方便的设计输入方式、快速的编提供了方便的设计输入方式、快速的编译和直接易懂的器件编程。能够支持逻辑门数在百万译和直接易懂的器件编程。能够支持逻辑门

14、数在百万门以上的逻辑器件的开发,并且为第三方工具提供了门以上的逻辑器件的开发,并且为第三方工具提供了无缝接口。无缝接口。QuartusQuartus支持的器件有:支持的器件有:Stratix Stratix、Stratix GXStratix GX、StratixStratix、MercuryMercury、MAX3000AMAX3000A、MAX MAX 7000B7000B、MAX 7000SMAX 7000S、MAX 7000AEMAX 7000AE、MAX MAX、FLEX6000FLEX6000、FLEX10KFLEX10K、FLEX10KAFLEX10KA、FLEX10KEFLEX

15、10KE、CycloneCyclone、Cyclone Cyclone、APEX APEX、APEX20KCAPEX20KC、APEX20KEAPEX20KE和和ACEX1KACEX1K系列。系列。QuartusQuartus软件包的编程器是系统的核心,提供功能强软件包的编程器是系统的核心,提供功能强大的设计处理,设计者可以添加特定的约束条件来提大的设计处理,设计者可以添加特定的约束条件来提高芯片的利用率。高芯片的利用率。18精选课件ppt设计流程设计流程设计准备设计准备设计输入设计输入设计处理设计处理器件编程器件编程功能仿真功能仿真时序仿真时序仿真器件测试器件测试19精选课件pptQuart

16、us IIQuartus II软件的设计过程主要包括:软件的设计过程主要包括:建立项目建立项目输入设计电路(可采用不同方式)输入设计电路(可采用不同方式)设计编译设计编译设计仿真设计仿真设计下载设计下载 QuartusQuartus设计流程介绍设计流程介绍20精选课件pptQuartusQuartus设计流程设计流程 启动启动Quartus 5.0Quartus 5.0双击桌面上的双击桌面上的Quartus5.0Quartus5.0图标或单击开始按扭,在程序图标或单击开始按扭,在程序菜单中选择菜单中选择Quartus5.0 Quartus5.0,可以启动,可以启动Quartus5.0Quart

17、us5.0。其初。其初始界面如图所示。始界面如图所示。21精选课件ppt1 1建立项目建立项目 利利用用Quartus Quartus IIII提提供供的的新新建建工工程程指指南南可可以以帮帮助助我我们们很很容容易易的的建建立立一一个工程:个工程:在在主主菜菜单单上上选选择择FileNew FileNew Project Project Wizard Wizard 将将弹弹出出如如下下图图所所示示对对话框。话框。QuartusQuartus设计流程设计流程 22精选课件ppt在在上上图图中中的的第第一一个个空空白白处处需需添添入入新新建建工工程程工工作作目目录录的的路路径径,为为便便于于管管理

18、理,Quartus Quartus IIII软软件件要要求求每每一一个个工工程程项项目目及及其其相相关关文文件件都都统统一一存存储储在在单单独独的的文文件件夹夹中中。第第二二个个空空白白处处需需添添入入新新建建的的工工程程名名称称。第第三三个个空空白白处处需需添添入入的的是是工工程程的的顶顶层层设设计计实实体体名名称称,要要求求顶顶层层设设计计实实体体名名称称和和新新建的工程名称保持一致。建的工程名称保持一致。如如上上图图所所示示添添好好后后,按按NextNext按按钮钮,将将会会弹弹出出加加入文件对话框,如下图所示。入文件对话框,如下图所示。QuartusQuartus设计流程设计流程 新建

19、工程新建工程工作目录工作目录的路径的路径 新建的工新建的工程名称程名称工程的顶工程的顶层设计实层设计实体名称体名称23精选课件ppt 加入文件对话框:加入文件对话框:24精选课件ppt 可可以以在在FileFile空空白白处处选选择择添添入入其其他他已已存存在在的的设设计计文文件件加加入入到到这这个个工工程程中中,也也可可以以使使用用User User Library Library PathnamesPathnames按按钮钮把把用用户户自自定定义义的的库库函函数数加加入入到到工工程程中中使使用用。完完成成后后按按NextNext按钮进入下一步。按钮进入下一步。下下面面弹弹出出的的是是选选择

20、择可可编编程程逻逻辑辑器器件件对对话话框框,如如下下图图所所示示。选选YesYes,手手动动选选择择需需要要的的器器件件,选选NoNo,则则由由编编译译器器自自动动选择。选择。QuartusQuartus设计流程设计流程 25精选课件ppt在在下下一一步步弹弹出出的的对对话话框框中中通通过过选选择择器器件件的的封封装装形形式式,引引脚脚数目,以及速度级别来约束可选器件的范围。如图所示。数目,以及速度级别来约束可选器件的范围。如图所示。器件设置对话框器件设置对话框 QuartusQuartus设计流程设计流程 EP1K30TC144-326精选课件ppt最最后后是是由由新新建建工工程程指指南南建

21、建立立的的工工程程文文件件摘摘要要,显显示示了了上上面面的的全全部部设设置置选选项项。至至此此,新新工工程程建建立立完完毕毕,在在QuartusIIQuartusII设设计计软软件界面的顶部标题栏将显示工程名称和存储路径。如下图所示。件界面的顶部标题栏将显示工程名称和存储路径。如下图所示。QuartusQuartus设计流程设计流程 27精选课件ppt2 2输入设计电路输入设计电路单击标题栏中的单击标题栏中的FileNewFileNew对话框,如图所示对话框,如图所示。单击单击NewNew对话框的对话框的Device Device Design FilesDesign Files选项卡,选项卡

22、,Block diagram/schematic Block diagram/schematic filefile,选好后单击,选好后单击【OKOK】按钮,打开原理图编辑器按钮,打开原理图编辑器窗口窗口。QuartusQuartus设计流程设计流程 28精选课件ppt设计输入设计输入 将所设计的电路的逻辑功能按照开发系统要求的形式表达出将所设计的电路的逻辑功能按照开发系统要求的形式表达出来的过程称为设计输入。来的过程称为设计输入。设计输入有如下三种方式:设计输入有如下三种方式:(1)原理图输入方式)原理图输入方式 适用于对系统及各部分电路很熟悉的场合。适用于对系统及各部分电路很熟悉的场合。(2

23、)硬件描述语言输入方式)硬件描述语言输入方式 硬件描述语言是用文本方式描述设计,硬件描述语言有硬件描述语言是用文本方式描述设计,硬件描述语言有ABEL、AHDL、VHDL、Verilog等,其中等,其中VHDL和和Verilog已已成为成为IEEE标准。标准。(3)波形输入方式)波形输入方式QuartusQuartus设计流程设计流程 29精选课件ppt在编辑窗中的任何一个位置上单击鼠标右键,在弹出的快捷菜在编辑窗中的任何一个位置上单击鼠标右键,在弹出的快捷菜单中选择其中的输入元件项单中选择其中的输入元件项Insert-SymbolInsert-Symbol,于是将弹出如下,于是将弹出如下图所

24、示的输入元件的对话框图所示的输入元件的对话框 QuartusQuartus设计流程设计流程30精选课件ppt选择菜单选择菜单File-Save AsFile-Save As命令,将已设计好的原理图文件命令,将已设计好的原理图文件取名并存盘在已为此项目建立的文件夹内。取名并存盘在已为此项目建立的文件夹内。QuartusQuartus设计流程设计流程 设计半加器设计半加器31精选课件pptQuartus设计流程设计流程 n将设计项目设置成可调用的元件将设计项目设置成可调用的元件32精选课件pptQuartus设计流程 设计全加器顶层文件设计全加器顶层文件33精选课件ppt3 3设计编译设计编译编编

25、译译设设置置:利利用用Quartus Quartus IIII提提供供的的编编译译设设置置指指南南可可以以帮帮助助我我们们很很容容易易的的进进行行一一个个项项目目的的编编译译设设置置。在在主主菜菜单单中中选选择择Assignments/Compiler Assignments/Compiler Settings Settings WizardWizard选选项项,将将弹弹出出一一个个对对话框,要求输入指定的编译实体模块和设定名字。话框,要求输入指定的编译实体模块和设定名字。编译设置好后,在主菜单中选择编译设置好后,在主菜单中选择Processing/Start Processing/Start

26、 Compilation Compilation 对所设置的项目进行编译。对所设置的项目进行编译。阅读编译报告:编译后自动生成的编译报告如图所示,它包阅读编译报告:编译后自动生成的编译报告如图所示,它包含了怎样将一个设计放到一个器件中的所有信息。有器件使用含了怎样将一个设计放到一个器件中的所有信息。有器件使用统计,编译设置情况,底层显示,器件资源利用率,状态机的统计,编译设置情况,底层显示,器件资源利用率,状态机的实现,方程式,延时分析结果,实现,方程式,延时分析结果,CPUCPU使用资源。使用资源。QuartusQuartus设计流程设计流程 34精选课件pptQuartusQuartus设

27、计流程设计流程 35精选课件pptQuartusQuartus设计流程设计流程 编译报告编译报告:36精选课件ppt4 4设计仿真设计仿真 QuartusIIQuartusII支支持持多多种种仿仿真真输输入入方方法法,它它支支持持波波形形方方式式输输入入,如如:向向量量波波形形文文件件(.vwf.vwf)、向向量量文文件件(.vec.vec)、列列表表文文件件(.tbl.tbl),也也支支持持TestbenchTestbench如如:Tcl/TKTcl/TK脚脚本本文文件件,同同时时也也支支持持第第三三方方的的仿仿真真工工具具的的Verilog/VHDL Verilog/VHDL Testbe

28、nchTestbench。QuartusIIQuartusII仿仿真真设设置置:利利用用Quartus Quartus IIII提提供供的的仿仿真真设设置置指指南南可可以以帮帮助助我我们们快快速速进进行行一一个个项项目目的的仿仿真真设设置置。在在主主菜菜单单中中选选择择Assignments/Simulator Assignments/Simulator Settings Settings WizardWizard选选项项,在在弹弹出出的的对对话话框框中中,输输入入指指定定的的仿仿真真实实体体模模块块和和设定名字。设定名字。QuartusQuartus设计流程设计流程 37精选课件ppt建立仿

29、真波形文件建立仿真波形文件:在在主菜单中选择主菜单中选择File/NewFile/New选选项,在弹出的项,在弹出的NewNew对话框对话框中选择中选择Other FilesOther Files选项选项中的中的Vector Waveform Vector Waveform FileFile。设置仿真参数设置仿真参数:设置仿设置仿真时间区域。对于时序仿真时间区域。对于时序仿真来说,将仿真时间轴设真来说,将仿真时间轴设置在一个合理的时间区域置在一个合理的时间区域上十分重要。通常设置的上十分重要。通常设置的时间范围在数十微秒间:时间范围在数十微秒间:QuartusQuartus设计流程设计流程 3

30、8精选课件ppt将工程端口信号节点选入波形编辑器中。将工程端口信号节点选入波形编辑器中。QuartusQuartus设计流程设计流程 39精选课件ppt编辑输入波形编辑输入波形(输入激励信号输入激励信号)。QuartusQuartus设计流程设计流程 40精选课件ppt存盘,并启动仿真存盘,并启动仿真QuartusQuartus设计流程设计流程 41精选课件ppt观察仿真波形观察仿真波形QuartusQuartus设计流程设计流程 42精选课件ppt5 5、设计下载设计下载:打打开开编编程程窗窗和和配配置置文文件件。首首先先将将实实验验系系统统和和并并口口通通信信线线连连接接好好,打打开开电电

31、源源。在在菜菜单单ToolTool中中选选择择ProgrammerProgrammer,于于是是弹弹出出如如图图所所示示的的编编程程窗窗。在在ModeMode栏栏中中有有4 4种种编编程程模模式式可可以以选选择择:JTAGJTAG,Passive Passive SerialSerial,Active Active SerialSerial和和In-SocketIn-Socket。为为了了直直接接对对FPGAFPGA进进行行配配置置,在在编编程程窗窗的的编编程程模模式式ModeMode中中选选JTAG(JTAG(默默认认),并并选选中中打打勾勾下下载载文文件件右右侧侧的的第第一一小小方方框框。

32、注注意意要要仔仔细细核核对对下下载载文文件件路路径径与与文文件件名名。如如果果此此文文件件没没有有出出现现或或有有错错,单单击击左左侧侧“Add Add FileFile”按按钮钮,手手动动选选择择配配置置文文件件f_adder.soff_adder.sof。QuartusQuartus设计流程设计流程 43精选课件ppt设置引脚:为了能对此全加器进行硬件测试,应将其输入设置引脚:为了能对此全加器进行硬件测试,应将其输入输出信号锁定在芯片确定的引脚上,编译后下载。输出信号锁定在芯片确定的引脚上,编译后下载。选择选择ToolsTools菜单中的菜单中的AssignmentsAssignments

33、项,即进入如图所示的项,即进入如图所示的Assignment EditorAssignment Editor编辑器窗。在编辑器窗。在CategoryCategory栏中选择栏中选择PinPin,或直接单击右上侧的或直接单击右上侧的PinPin按钮。按钮。QuartusQuartus设计流程设计流程 44精选课件ppt双击双击ToTo栏的栏的,在出现的如图所示的下拉栏中分,在出现的如图所示的下拉栏中分别选择本工程要锁定的端口信号名;然后双击对应的别选择本工程要锁定的端口信号名;然后双击对应的LocationLocation栏的栏的,在出现的下拉栏中选择对应端口,在出现的下拉栏中选择对应端口信号名

34、的器件引脚号,如对应信号名的器件引脚号,如对应ain,ain,选择选择8 8脚。脚。QuartusQuartus设计流程设计流程 45精选课件ppt 5 5、设计下载设计下载:设置编程器。若是初次安装的设置编程器。若是初次安装的Quartus,Quartus,在编程前必须进在编程前必须进行编程器选择操作。这里准备选择行编程器选择操作。这里准备选择ByteBlaster MVLPT1ByteBlaster MVLPT1。单击单击Hardware SetupHardware Setup按钮可设置下载接口方式,在弹出的按钮可设置下载接口方式,在弹出的Hardware SetupHardware Se

35、tup对话框中,选择对话框中,选择Hardware settingsHardware settings页,再页,再双击此页中的选项双击此页中的选项BytcBlasterBytcBlaster之后,单击之后,单击CloseClose按钮,关闭按钮,关闭对话框即可。这时应该在编程窗右上显示出编程方式:对话框即可。这时应该在编程窗右上显示出编程方式:ytcBlaster LPT 1ytcBlaster LPT 1。如果打开下所示的窗口内。如果打开下所示的窗口内“Currently Currently selectedselected”右侧显示右侧显示No HardwareNo Hardware,则必

36、须加入下载方式。,则必须加入下载方式。即点击即点击Add HardwareAdd Hardware钮,在弹出的窗中点击钮,在弹出的窗中点击OKOK,再在窗口中,再在窗口中双击双击BytcBlasterBytcBlaster,使,使“Currently selectedCurrently selected”右侧显示右侧显示BytcBlaster LPT1BytcBlaster LPT1。QuartusQuartus设计流程设计流程 46精选课件ppt QuartusQuartus设计流程设计流程 47精选课件ppt 5 5、设计下载、设计下载:下载:单击下载标符下载:单击下载标符StartSta

37、rt按钮,即进入对目标器件按钮,即进入对目标器件FPGAFPGA的配置下载操作。当的配置下载操作。当ProgressProgress显示出显示出100%100%,以及在底部的处,以及在底部的处理栏中出现理栏中出现“Configuration SucceededConfiguration Succeeded”时,表示编程成功。时,表示编程成功。注意,如果必要,可再次单击注意,如果必要,可再次单击StartStart按钮,直至编程成功。按钮,直至编程成功。硬件测试:软件下载成功后,测试已完成电路是否符合设硬件测试:软件下载成功后,测试已完成电路是否符合设计要求。计要求。QuartusQuartus

38、设计流程设计流程 48精选课件ppt模模6060的计数器设计与实现的计数器设计与实现建立图形文件:打开建立图形文件:打开Quartus 5.0Quartus 5.0编辑器,选择编辑器,选择File/NewFile/New命令,命令,在在Device Design FileDevice Design File选项卡下选择选项卡下选择Block Digram/Schematic Block Digram/Schematic FileFile,单击,单击OKOK按钮。按钮。模为模为6060的计数器原理图的计数器原理图QuartusQuartus设计应用举例设计应用举例 49精选课件ppt最常用的工具

39、菜单:最常用的工具菜单:ProjectProject(工程):(工程):AssignmentAssignment(资源分配):(资源分配):ProcessingProcessing(操作):(操作):ToolsTools(工具):(工具):QuartusQuartus设计说明设计说明 50精选课件ppt关于关于FPGA/CPLD器件的配置 当在当在Quartus Quartus 中完成设计后,就应当将所设计的中完成设计后,就应当将所设计的电路下载到电路下载到CPLDCPLD芯片中,结合用户系统进行统一的芯片中,结合用户系统进行统一的调试。调试。CPLDCPLD编程下载的方式较多,按计算机的接口

40、编程下载的方式较多,按计算机的接口可分为:串口下载(可分为:串口下载(BitBlasterBitBlaster或或MasterBlasterMasterBlaster)、)、并口下载(并口下载(ByteBlasterByteBlaster)、)、USBUSB接口下载接口下载(MasterBlasterMasterBlaster或或APUAPU)等方式。按器件可分为:)等方式。按器件可分为:CPLDCPLD编程(编程(MAX 3000MAX 3000、MAX 5000MAX 5000、MAX 7000MAX 7000、MAX MAX 90009000),),FPGAFPGA下载(下载(FLEX

41、6000FLEX 6000、FLEX 8000FLEX 8000、FLEX FLEX 10K10K、ACEX 1KACEX 1K、APEX 20KAPEX 20K),存储器编程),存储器编程EPC1EPC1、EPC2EPC2等。等。51精选课件ppt 针对针对CPLDCPLD器件不同的内部结构,器件不同的内部结构,AlteraAltera公司提供了公司提供了不同的器件配置方式。不同的器件配置方式。AlteraAltera可编程逻辑器件的配可编程逻辑器件的配置可通过编程器、置可通过编程器、JATGJATG接口在线编程及接口在线编程及AlteraAltera在线在线配置三种方式进行。配置三种方式进

42、行。AlteraAltera器件编程的连接硬件包括器件编程的连接硬件包括ByteBlasterByteBlaster并口下并口下载电缆,载电缆,ByteBlasterMVByteBlasterMV并口下载电缆,并口下载电缆,MasterBlasterMasterBlaster串行串行/USB/USB 通信电缆,通信电缆,BitBlasterBitBlaster串串口下载电缆。口下载电缆。AlteraAltera公司提供的公司提供的EPC1EPC1、EPC2EPC2、EPC16EPC16和和EPC1441EPC1441等等PROMPROM配置芯片。配置芯片。关于关于FPGA/CPLD器件的配置5

43、2精选课件pptByteBlaster ByteBlaster 并口下载电缆连接示意图并口下载电缆连接示意图53精选课件ppt下载模式下载模式nByteBlasterByteBlaster并口下载电缆提供两种下载模式:并口下载电缆提供两种下载模式:n(1 1)被动串行模式()被动串行模式(PSPS模式)模式)用于配置用于配置FLEX 10KFLEX 10K、FLEX 8000FLEX 8000和和FLEX 6000FLEX 6000器件;器件;n(2 2)JTAGJTAG模式模式具有工业标准的具有工业标准的JTAGJTAG边界边界扫描测试电路(符合扫描测试电路(符合IEEE 1149.1IEE

44、E 1149.1:19901990标准)标准),用于配置,用于配置FLEX 10KFLEX 10K或对或对MAX 9000MAX 9000、MAX MAX 7000S7000S和和MAX 7000AMAX 7000A器件进行编程。器件进行编程。54精选课件pptGW48-PK型型EDA/SOC实验开发系统实验开发系统55精选课件pptGW48-PK系列实验开发系统使用说明系列实验开发系统使用说明n1.1.闲置不用闲置不用GW48GW48系列系列EDAEDA系统时,必须关闭电源,拔下系统时,必须关闭电源,拔下电源插头;电源插头;n2.2.在实验中,当选中某种模式后,要按一下右侧的复在实验中,当选

45、中某种模式后,要按一下右侧的复位键,以使系统进入该结构模式工作;位键,以使系统进入该结构模式工作;n3.3.换目标芯片时要特别注意,不要插反或插错,也不换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后才能开电源。其他接口都可要带电插拔,确信插对后才能开电源。其他接口都可带电插拔。请特别注意,尽可能不要随意插拔适配板带电插拔。请特别注意,尽可能不要随意插拔适配板及实验系统上的其他芯片;及实验系统上的其他芯片;56精选课件pptn4.PC4.PC机的并行口工作模式设置在机的并行口工作模式设置在“EPPEPP”模式;模式;n5.5.对于对于GW48-CK/PKGW48-CK/PK系

46、统,主板左侧上开关默认向下,系统,主板左侧上开关默认向下,关闭关闭+/-12V+/-12V电源;下开关默认向上,允许下载;电源;下开关默认向上,允许下载;n6.6.跳线座跳线座“SPSSPS”默认向下短路(默认向下短路(PIO48PIO48),右侧开),右侧开关默认拨向右(关默认拨向右(TO MCUTO MCU););n7.7.对于对于GW48-CK/PKGW48-CK/PK系统,左下角拨码开关除第四档系统,左下角拨码开关除第四档“DSB8DSB8使能使能”向下拨外,其余都默认向上;向下拨外,其余都默认向上;GW48-PK系列实验开发系统使用说明系列实验开发系统使用说明57精选课件pptn8.

47、8.对于右下角的对于右下角的“时钟频率选择时钟频率选择”区的区的“clock0clock0”上的上的短路帽,平时不要插在短路帽,平时不要插在50/100M50/100M高频处,以免高频辐射;高频处,以免高频辐射;n9.9.若实验系统或开发板上的若实验系统或开发板上的FPGAFPGA目标器件是低压器件,目标器件是低压器件,如如EP20KEP20K系列,系列,EP1KEP1K系列,系列,MAX3000AMAX3000A系列等,当外部系列等,当外部TTLTTL电平信号输向此类电平信号输向此类FPGAFPGA的的IOIO口或专用输入端时,必口或专用输入端时,必须串接须串接100100至至200200欧

48、姆电阻。欧姆电阻。GW48-PK系列实验开发系统使用说明系列实验开发系统使用说明58精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.0NO.0 59精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.1NO.1 60精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.2NO.2 61精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.3NO.3 62精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.4NO.4 63精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.5NO.5 64精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.6NO.6 65精选课件pptGW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.7NO.7 66精选课件ppt GW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.8NO.8 67精选课件ppt GW48-PKGW48-PK系列实验电路结构图系列实验电路结构图NO.9NO.9 68精选课件ppt

展开阅读全文
相似文档                                   自信AI助手自信AI助手
猜你喜欢                                   自信AI导航自信AI导航
搜索标签

当前位置:首页 > 考试专区 > 中考

移动网页_全站_页脚广告1

关于我们      便捷服务       自信AI       AI导航        获赠5币

©2010-2024 宁波自信网络信息技术有限公司  版权所有

客服电话:4008-655-100  投诉/维权电话:4009-655-100

gongan.png浙公网安备33021202000488号   

icp.png浙ICP备2021020529号-1  |  浙B2-20240490  

关注我们 :gzh.png    weibo.png    LOFTER.png 

客服