通信原理实验指导书数字基带信号实验.doc

个人收集整理 勿做商业用途
实验一 数字基带信号实验

一、实验目的
1、了解单极性码、双极性码、归零码、非归零码、帧同步信号和双向码等基带信号的产生原理及其波形的特点。
2、掌握AMI码、HDB3码的编码规则。

二、实验内容
1、用示波器观察单极性非归零码(NRZ)，传号交替反转码(AMI)， 三阶高密度双极性码（HDB3）。
2、改变码序列,比较其单极性码、AMI码、HDB3码波形，并验证是否符合其编码规则。
3、观察HDB3编码中的四连零检测、补V、加B补奇、单／双极性变换的波形,并验证是否符合编码规则。
4、观察并比较单、双极性码(非归零、归零）、时钟信号、时序信号的波形和相位特点。

三、实验仪器：
1、直流稳压电源 一台
2、双踪数字示波器 一台
3、数字信源模块 一块

四、基本原理
1、数字信源
原理框图如图4。2所示。本模块MAX内部设计的数字电路产生的时钟频率为256KHz。信码速率为256Kbit/s帧结构如下图4。1所示。帧长为32位,首位为任意码位。第2位~第8位是帧同步码(7位巴克码为1110010），另外24位为3路数据码，每路为8位.

图4.1 帧结构

帧同步
合路输入 分别输出32khz、2048khz、1024khz、256khz信号
B路输入
AMI码

HDB3码

256k时钟
双极性非归零

单极性非归零
双向码
信号输出输入
变换器

FPGA
芯片
A路输入

4096K振荡器
二 选一
模拟开关

三五
振
荡
器
四选一模拟开关
单极性归零

D触发器

双极性归零

四选一模拟开关

四选一模拟开关

码灯显示4
码灯显示3
码灯显示1
码灯显示2

1/0选择开关4
1/0选择开关3
1/0选择开关2
1/0选择开关1

图4.2 信源模块原理框图

图4.3 信源模块具体电路原理图

图4。4 FPGA芯片内电路原理框图

图4.4 FPGA主芯片内电路原理图

图4。5 数字信源模块实验板图

(1）分频器
本模块由4.096MHZ为主的晶振和HD74HC04P组成的电路产生4096KHz方波信号，然后经MAX内部D触发器二分频后产生2048kHz（P3）方波信号。再经二分频后，得到1024kHz方波信号（P4).再经过四分频产生256kHz时钟信号（P5）。
（2）八选一电路

图4.6 八选一数据选择器
(A~C为选择输入端；D0～D7为数据输入端；Y为数据输出端。）
MAX内部设计的8选1数据选择器如上图所示.其功能表如表4－1所示.（A～C）按二进制译码，从8个数据(D0～D7）中选取1个所需的数据。D0~D7中的数据“1”或“0”可由四路八位选择开关人工置定.由三位二进制计数器输入为256kHz经过2分频、4分频、8分频输出出128kHz、64kHz、32kHz方波信号分别输入A、B、C口依次选通数据D0~D7。这样并行D0～D7中的数据就会一位一位的从Y输出端串行输出。实现了八位并行码的串行输出。
表4—1 8选1数据选择器功能表
输 入
输 出
A
B
C
Y
X
L
L
L
L
H
H
H
H
X
L
L
H
H
L
L
H
H
X
L
H
L
H
L
H
L
H
L
D0
D1
D2
D3
D4
D5
D6
D7

（3）四路八位码的合路

（a）MAX内设计的模拟开关和或门 （b）内设2/4译码器
图4。7 四路八位码合路器
该合路器由四个可控模拟开关、一个2/4译码器和一个或门组成。其中可控模拟开关的选通时间由四位二进制计数器控制。由三位的二进制计数器输入为256kHz分频出的32kHz送入2/4译码器的时钟输入端，输出的时序信号分别控制模拟开关，内设的 2/4译码器就会自动译码，内置模拟的输入端A、B会自动从00-01—10—11变化。其功能表如表4－2所示。输出波形如图4.8所示：
表4—2 2/4译码器功能表
A
B
Y0
Y1
Y2
Y3
0
0
1
1
0
1
0
1
L
H
H
H

H L
H
H

H
H
L
H

H
H
H
L

（Y0～Y3脉宽为八位码的宽度，并称之为时序脉冲.）

：
：
：
：
图4。8 Y0～Y3反相后的输出波形

由Y0、Y1、Y2、Y3经倒相后，依次控制内设模拟开关使之依次选通模拟开关.这样就依次选通第1、2、3、4路码，并通过一个四输入或门合路成一路串行码。
（4）帧同步信号
本模块产生的合路信码流以32位为1帧,且为分路器能直接提供帧同步头。本模块帧同步信号产生方法如图4.9所示。

图4.9 帧同步信号波形的产生方法

图4。10 帧同步信号波形产生电路
由256kHz时钟信号经2、4、8、16、32分频后与256kHz相或后，即得到反相帧同步信号，再倒相后,得到正相帧同步信号。
（5）单极性、双极性非归零码的产生原理
该部分电路由U5三路二选一模拟开关组成。其功能表如表4－3所示。
表4－3 三2选1模拟开关功能表

输入
输出
输入
输出
输入
输出
INH
A
X
B
Y
C
Z
L
L
H
L
H
╳
X０ 　　 X
X１ X
无
L
H
╳
Y0 Y
Y１　 Y
无
L
H
╳
Z０　 Z
Z１　 Z
无
其中,A为256kHz时钟信号;B＝C为合路串行码信号；X0＝0，X1＝+1；Y0＝0，Y1＝+1；Z0＝—1，Z1＝+1。由于X0=0，X1=+1因此X的输出信号和A信号相同则X为256kHz的时钟信号输出,Y为单极性非归零码信号输出，Z为双极性非归零码信号输出。
这样就得到了单极性、双极性非归零码。串行码和256kHz时钟经过三2选1模拟开关产生的256KHz时钟、单极性非归零码和双极性非归零码波形如图4.11所示.

A

X

B=C

Y

— Z

图4。11 256KHz时钟、单、双极性非归零码的波形
(6）单极性、双极性归零码产生原理
该部分电路由U7双4选1模拟开关组成.7双4选1模拟开关功能表如表4－4所示。
表4—4 双4选1模拟开关功能表
输 入

导 通 通 道
INH
B
A
L
L
L
L
H
L
L
H
H
X
L
H
L
H
X
X０→X， Y０→Y
X１→X， Y１→Y
X２→X， Y２→Y
X３→X， Y３→Y
无

该模块中置X0＝0，X1＝-1,X2＝0,X3＝+1；Y0＝Y1＝Y2＝0，Y3＝+1；　INH＝0。B为串行输出的合路码，A为256kHZ时钟信号,其中串行码的脉冲开度是256KHz是时钟脉冲开度的2倍.即当串行码为1时B和A的状态为11和10输出选择3、2，也就是如果串行码为1时X的输出为10 Y输出也为10。当串行码为0时B和A的状态为01和00输出选择1、0，也就是如果串行码为0是X输出为—10Y输出为00.这样可得出结论：Y为单极性归零码，X为双极性归零码。产生的Y和X波形如图4。12所示.

图4.12 单、双极性归零码波形
(7）双相码（Manchester码）
编码规则:它是对每个二进制代码分别利用两个具有2个不同相位的二进制码去取代的码。编码规则如下：
0 01(零相位的一个周期的方波）
1 10（Π相位的一个周期的方波）
例如:代码| 1｜ 1｜ 0| 0| 1｜ 0
双相码 10 10 01 01 10 01
该模块中的双相码产生电路由256kHz时钟信号和合路码信号经异或门电路来完成如下图。
双向码

串行码

256khz

图4。13 双相码产生电路
由于串行码的脉冲开度是256KHz是时钟脉冲开度的2倍，当串行码和256KHz时钟信号异或是产生的信号是将原为1的高电平输出为10原为0的低电平输出为01。然后再与高电平异或得到高电平输出为01低电平输出为10，最后再和低电平异或得到高电平输出为10低电平输出为01.后两个分别于高电平和低电平异或是为了确保输出的高电平为+5V，低电平为0V.
（8）AMI码
编码规则：代码的“0”仍变换为传输码的“0”,而把代码中的“1”交替地变换为传输码+1，—1,+1,-1。例如：
消息码：0 1 1 1 0 0 1 0 1 0 0 0 1 0 1 0
AMI码:0 +1 -1 +1 0 0 -1 0 +1 0 0 0 -1 0 +1 0

AMI产生电路由U10A的D触发器与U8的4选1模拟开关组成.U8的功能表类如上表4－4所示，但表中X0＝0,X1＝-1，X2＝0，X3＝+1.D触发器的功能是输入端（A：单极性归零码）每来一个“1"脉冲，其输出状态经过D触发器的输出信号B发生一次翻转即将高电平翻转为低电平.该输出B信号为将基数高电平翻转的信号与A信号为串行码按表4-4功能表，控制4选1模拟,输出X为AMI码信号。产生的AMI信号波形如图4。14所示.

图4.14 AMI编码波形
2。1 HDB3编码规则
首先检查信息码元中连‘0’串情况.当出现4个或4个以上连‘0’串时,则以“码型取代节”“000V”或者“B00V”去代替“0000”。当相邻‘V’脉冲间‘1'码的个数为奇数时，则用“000V”取代，当相邻‘V’脉冲间‘1’码的个数为偶数时,则用“B00V”取代。
符号‘1’与符号‘B'都用‘＋’、‘－’符号交替表示，这时，我们可以看到:加‘B’符号的作用就是使相邻Ｖ符号之间有奇数个非0符号（即‘＋’、‘－’符号)，保证了相邻的‘V'码的极性交替变化，而且其它码(‘1’码、‘B’码）的极性也是交替变化的,这样就消除了直流成分；否则当有偶数个非0符号时，则不能保证没有直流成分。而且取代码在整个码流中不符合极性交替原则,可以容易的进行识别。例如:
代码： 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 ．．．．．．
加取代节后： 1 0 0 0 V 1 0 0 0 V 1 0 0 0 V 1 1 B 0 0 V 1 ．．．．．．
HDB3码： +1 0 0 0 +1 -1 0 0 0 —1 +1 0 0 0 +1 - 1+1 - 10 0 0 -1 +1 ．．．．．．
以上过程可归纳为： 两V码之间为奇数个 “1”时,不加B。两V码之间为偶数个“1” 时，加B。
2.2 HDB3编码的特点
相邻的‘V’码的极性交替变化,而且其它码（‘1’码、‘B’码）的极性也是交替变化的,这样就消除了直流成分。低频分量也较少，可以通过线路中的变压器等器件。
出现4个或4个以上连‘0'串时，则以“码型取代节”“000V"或者“B00V"去代替“0000”。这样，码流中就不会出现四连‘0’以上的现象，便于定时再生电路从码流中恢复定时。AMI码则可能出现长连‘0'，时钟恢复就比较困难。
实验中采用了占空比50％的的HDB3码，这种码型的频谱在时钟频率点有离散的谱线,可以采用直接滤波法滤出时钟分量，经过放大，滤波，整形就可以恢复出时钟信号，经过锁相环路处理,可以得到更稳定的时钟信号；而占空比100％的HDB3码在时钟频率点无离散的谱线，需要经过非线性处理才能提取时钟分量。

图4。15 100％占空比HDB3与50%HDB3 波形
2。3 HDB3编码器电路
(1）四连0检测电路及补V电路
主要由（四D触发器），U7A、U7B（与非门）、U3C（非门)组成。当串行码经U1进行四位移位后,实现串／并变换.若出现四个连0时，U7A输出为“1”，使连0串的第4个0变为“1”，完成补V功能； 若无四连0时，U7A输出与原码相同，即不补V.经四连0检测及补V电 路的码流,经U1中的D触发器，送给后续电路。

图4。16 四连0检测电路及补V电路
（2）加B补奇电路
该电路主要由U8A、U8B及U11A组成。补后的码流送入由U11A组成的计数器.U8A是相当于由与非门组成的开关， 当无补V脉冲时,U8A不对码流产生影响。当有补V脉冲时,若U11A的计数个数为偶数时,U8A（与非门)因补V脉冲与计数器输出脉冲的共同作用，使U8A输出状态发生翻转,关闭U8B，使之输出为“1"，即在原码中的四连0中的第1个“0"处,使“0" 变为“1”。若计数个数为奇数时，U8A因补V脉冲与计数脉冲的共同作用，使之不发生翻转而打开了U8B，不影响原码流状态。以上过程可归纳为:两V码之间为奇数个“1”时，不加B。两V码之间为偶数个“1” 时，加B.

图4。17 加B补奇电路及V码极性形成电路

图4.18 加B补奇电路及V码极性形成电路形式
(3）V码极性形成电路
该功能电路由U1D（D触发器）与U8D（与非门)组成。其功能是使加入的V脉冲的极性与连0码前最接近的“1”码的极性相同。
（4）双极性码形成电路
由U11B、U14A、U14B、U15A、U15B、U16组成.其中U11B为由JK触发器组成的计数器，并有正、反相输出，且与信码及时钟共同送入与门U14A和U14B,变成两路+B和—B单极性信号，去控制U16的双四选一模拟开关，使单极性码变为双极性的HDB3码.

图4.19 双极性码形成电路及误码插入电路
以上电路都是由FPGA语言实现最终在FPGA中形成的器件如下图所示：

图4。20 HDB3编码模块封装形式
clk是256kHz的时钟输入，NRZ是串行非归零码的输入输出Aout是单极性的+的输出；Bout是单极性—的反相输出。
3、 汉明编码模块
汉明编码是能够自动产生3位的监督码,并对四位的信息码进行检测纠错.四位信息码可以人为的用开关控制其出错。其原理如下图所示：

图4.21 汉明编码电路原理图
三位监督码由M1由a3、a4、a6异或产生，M2由a3、a5、a6异或产生，M3由a4、a5、a6异或产生。a3、a4、a5、a6是四位的信息码，M1、M2、M3是产生的三位监督码。当选择汉明编码状态时，前面的四位信息码由拨码开关的前四位和后四位异或产生，即拨码开关的后四位可以人为的让四位信息码出错。当有按键按下时也可以让四位信息码出错，而且出错的那一位信息码会不断闪烁的同时串行码的输出会自动纠正该位.即如果出错位为低电平那么输出为高电平,如果出错位为高电平那么输出为低电平。此汉明编码是通过FPGA内部编程实现的.

五、实验测试步骤及实验思考
1） 测量时钟信号，进行各种信号的码元宽度Ts、码速率测试.分析：数据信号中有一段高电平，如何读出这段高电平包含了多少个码元‘1’?
2） 通过测试分析双相码（Manchester码）的码元中，高电平的宽度与码元宽度是什么关系？
3） 通过测试分析归零码中，高电平的宽度与码元宽度是什么关系？
4） 通过测试分析归零码与不归零码在频谱特性上有什么不同?在其它特性上有何区别?
5） 测试不同码型的频谱特性，对比观测不同码型的频谱特性有何区别？
6） 通过测试分析对于某一种编码规则，在某一段时间内，数据的分布状态改变（‘0’比较多、‘1'比较多、连‘0’比较多、连‘1’比较多等状态变化)对应时间段内观测到的频谱特性是否跟着改变？
7） 通过测试分析1、0等概的双相码，其信号频谱中包含有离散的时钟频谱分量吗？为什么？
8） 通过测试并分析AMI码每一帧编出的波形是否完全一样?有什么规律？
9） 通过测试并分析观测AMI码波形时，示波器波形可能会出现混叠（跳动）,需要调整示波器的哪个参数才能让波形稳定?为什么?
10） 通过测试并分析：为什么观测AMI码波形时容易出现波形混叠?