方案、预案—--4路e1反向复用fpga设计方案全套.doc

4路E1反向复用FPGA设计方案 4路E1反向复用FPGA设计方案 目 录14路E1反向复用FPGA设计方案51 系统工作特点52 检测和建链、拆链52.1 寄存器定义52.2 检测和建链过程：72.3 拆链、重新建链和带宽自动调整102.4 信令定义112.5 复帧和宏帧122.5.1 复帧的收发与同步122.5.2 宏帧的收发与同步133 发送模块和接受模块工作流程154 系统组成功能框图205 CPU接口215.1 功能215.2 寄存器215.2.1 配置寄存器(REG_CONFIG)225.2.2 状态寄存器235.3 CPU模块功能框图305.4 CPU接口工作特点315.4.1 CPU中断响应315.4.2 CPU对芯片复位316 各模块接口信号326.1 IM发送模块接口信号326.2 信令插入和4E1成帧模块接口信号346.3 HDB3编码模块接口信号366.4 E1环回处理模块接口信号376.5 HDB3解码模块接口信号386.6 4E1解帧和信令提起模块接口信号396.7 IM接受模块接口信号416.8 系统控制模块接口信号466.9 发送状态机接口信号486.10 接受状态机接口信号496.11 时钟模块接口信号516.12 CPU接口模块接口信号526.13 主要寄存器53目 录 4路E1反向复用FPGA设计方案61 系统工作特点62 检测和建链、拆链62.1 寄存器定义62.2 检测和建链过程：82.3 拆链、重新建链和带宽自动调整122.4 信令定义122.5 复帧和宏帧142.5.1 复帧的收发与同步142.5.2 宏帧的收发与同步153 发送模块和接受模块工作流程174 系统组成功能框图225 CPU接口235.1 功能235.2 寄存器235.2.1 配置寄存器(REG_CONFIG)245.2.2 状态寄存器255.3 CPU模块功能框图325.4 CPU接口工作特点335.4.1 CPU中断响应335.4.2 CPU对芯片复位336 各模块接口信号346.1 IM发送模块接口信号346.2 信令插入和4E1成帧模块接口信号366.3 HDB3编码模块接口信号386.4 E1环回处理模块接口信号396.5 HDB3解码模块接口信号406.6 4E1解帧和信令提起模块接口信号416.7 IM接受模块接口信号436.8 系统控制模块接口信号486.9 发送状态机接口信号506.10 接受状态机接口信号526.11 时钟模块接口信号546.12 CPU接口模块接口信号556.13 主要寄存器56第 52 页 共 52 页 4路E1反向复用FPGA设计方案1 系统工作特点发送和接受方向同时工作，本地和远端是对称的,可以实现全双工透明传输；编码器接发送模块接口，解码器接接受模块接口，余下的接口不用，其中发送模块接口数据线接上拉电阻。上电后系统自动进行检测，只要远端也上电且E1传输链路工作正常，则经过一段时间的检测和初始化后本地和远端自动建立链路，系统进入传输状态，不管外界是否提供数据给发送模块接口，系统照样处于透明传输状态，一旦有数据，自动传输。2 检测和建链、拆链2.1 寄存器定义发送方向：发送奇帧TS16寄存器TS16_O_T：存放本地发送E1状态号（1路）和对端发送E1的可用状态（4路，由本地接受模块检测出来）；发送偶帧TS16寄存器TS16_E_T：存放本地接受E1的通断状态（4路，由本地接受模块检测出来）；接受方向：接受奇帧TS16寄存器TS16_O_R：存放对端发送E1状态号（1路）和本地发送E1的可用状态（4路，由对端接受模块检测出来）；接受偶帧TS16寄存器TS16_E_R：存放本地发送E1通断状态（4路，由对端接受模块检测出来）；上述寄存器每2帧更新一次；接受数据寄存器DATA _R，存放接受数据流一个时隙的数据；发送数据寄存器DATA _T，存放发送数据流一个时隙的数据；以接受模块为主导，使发送模块和接受模块的状态同步，本地和远端的状态同步，4路E1的状态同步。信道检测由接受模块完成，发送模块配合发送测试码。接受模块的功能：检测发送方向、接受方向的信道连通状态、超时状态。方法：检测和抽出TS16的信令进行分析。接受模块检测到本地接受E1的信道状态后，先进行本地配置，然后将检测结果通过TS16发送到对端发送模块知道，使之也进行相应的配置，这样本地接受和远端发送的配置就保持一致了。本地的发送模块和接受模块的状态并不要求同步，但要求本地收和远端发的状态保持同步。发送方向TS16传接受方向E1的信道状态（由接受模块检测），接受方向TS16传来本地发送方向E1的信道状态（由对端接受模块检测，对端发送模块发送过来）。状态转换时钟：帧头信号，即在一帧结束后下一帧才进入新的状态。检测态1进入检测态2的条件是：知道本身E1信道的通断状态时才转化。一旦发现有连通的E1，则进行状态转换：连通的信道进入检测态2，断开的信道继续留在检测态1。检测态2进入初始化状态的条件是：知道本身E1信道的可用与不可用状态时才转化。TS16寄存器始终在更新，不要求严格跟状态同步。在检测态1，发送模块4路E1同时连续发送TEST1码（成基本帧）；在检测态2，发送模块4路E1同时连续发送TEST2码（成基本帧）；在检测态1，接受模块检测帧同步LOF0的时刻并开始计时；在检测态2，接受模块检测TEST2码到来的时刻并开始计时（连续收到15个TEST2码时开始计时，记满128ms为止。128ms内收到TEST2码的E1属于可用E1，未收到TEST2码的E1属于超时E1），当然还要检测状态号。注意：对端发送TEST2码是同时的。发送模块通过监视TS16的信息来进行状态转换；接受模块自己检测，检测完毕后自动进行状态转换，同时将检测结果传到对端发送模块。2.2 检测和建链过程： 检测态1：复位后，发送模块和接受模块4路E1同时进入各自的检测态1；发送方向：4路同时发送TEST1码，奇帧TS16传送发送方向E1状态号，偶帧TS16传接受方向E1通断状态（由接受模块检测）。接受方向：4路同时接受TEST1码，注意要检测对端发送模块是否也在检测态1，如果在传输状态，则一直等待（即检测到LOF=0时也不计时），直到对端进入检测态1（对端接受模块如果处在传输态，若收到对方的状态号为检测态1，则系统自动复位）。如：本端突然在传输态时复位了，则会出现这种情况。 方法：通过检测以及抽出TS16的信令进行分析； 目的： 检测4路接受信道通断的状态； 使接受模块进入帧同步状态； 检测完毕时：对连通的接受E1，使自己进入检测态2，断开的接受E1，继续处在检测态1； 检测完毕时：将检测到的接受E1信道的通断状态通过改写发送偶帧TS16寄存器和发送奇帧TS16寄存器，在发送E1上即时发送出去，但发送E1仍然处在检测态1，直到接受模块收到有关发送方向E1的通断状态信息才进入检测态2（连通的发送E1进入检测态2，发送TEST2码；断开的发送E1仍然处在检测态1，继续发TEST1码）。 检测过程：（1） 如果4路一直没有建立帧同步，即LOS=1、AIS=1(有效)，表示接受信道都断了或者不能连通，也可能是对端还没有上电；则一直等待，继续处于检测态1；（2） 如果有一路先建立帧同步，即检测到：LOS=0，AIS=0，LOF0，奇帧TS166:4=001（即检测态1），则从LOF0的时刻起，在本帧结束时产生一个标志信号START，从下一帧起开始计时，记满256ms为止。 注意如果接受到TS166:4=011（即传输态），则帧同步建立了也不计时，一直等待，直到TS166:4=001时才能开始计时； 每一路E1建立帧同步后都产生一个标志信号START，根据标志信号可以计算该路E1相对第一个建立帧同步E1的相对延时。 256ms内一直未建立帧同步的，属于断开E1，接受方向连通指示信号E1RX_OK=0； 建立帧同步的，属于连通E1，接受方向连通指示信号E1RX_OK=1； 计满256ms时，改写发送方向奇偶帧TS16寄存器， 表示接受方向连通和断开E1的情况，并通过发送方向TS16告知对端； 计满256ms时，连通的E1同时进入检测态2（同时是相对的，即记满256ms时，每一路的基本帧发完后才发检测态2的测试码），断开的E1信道进入检测态4，继续检测，搜索帧同步（不检测TEST1码）； 在检测态4，若搜索到帧同步，则产生系统复位信号。 检测态4：只有接受模块才有检测态4 目的：实时检测断开E1的连通状态，一旦连通，则产生系统复位信号。 操作：接受模块搜索帧同步码，一旦建立帧同步（不必检测TEST1码），则产生系统复位信号。 转换条件：接受模块在检测态1，当记满256ms时，可以判断连通的E1和断开的E1，断开的E1进入检测态4。 检测态2： 目的：检测出连通的E1信道之间的相对延时，确定可用E1和超时E1： 转换的条件： 接受模块：在检测态1，记满256ms时，改写接受方向连通状态寄存器和发送方向偶帧TS16寄存器（以便发送E1将接受信道的通断状态发送到对端）后即进入检测态2，断开的接受E1进入检测态4； 发送模块：一旦检测到接受方向偶帧TS16寄存器中有发送E1的通断信息，则连通的发送E1同时进入检测态2，同时发送TEST2码。断开的发送E1继续留在检测态1。 操作： 发送模块：连通的发送E1同时发送TEST2码；当接受模块收到奇帧TS16传来的本地发送信道可用状态信息后，发送模块可用E1进入初始化状态，超时E1进入检测态3。 接受模块：接受模块连通的E1都检测TEST2码，以第一个E1收到TEST2码的时刻开始计时（连续收到15个TEST2码的时刻作为计时的起始时刻），记满128ms为止。128ms内收到TEST2码的E1属于可用E1，未收到TEST2码的E1属于超时E1），当然还要检测状态号。记满128ms时，改写发送方向奇帧TS16寄存器（表示可用E1和不可用E1）并从发送E1上传过去，使对端知道在它自己的发送E1上哪些可用，哪些不可用。然后可用E1进入初始化状态，超时E1进入检测态3。(对端发送模块知道可用E1后也进入初始化状态，超时E1进入检测态3)。在初始化状态，配置接受信道状态寄存器（可用与不可用），同时等待奇帧TS16传来本地发送信道的可用状态，一旦检测到可用E1，则发送模块可用E1进入初始化状态，超时E1进入检测态3。 检测态3： 目的：将超时E1独立出来，不再使用，除非其延时发生变化，则系统复位后重新检测，不超时则使用。 转换条件：发送模块：在检测态2，根据接受E1奇帧TS16寄存器（表示发送E1的可用状态）、接受E1偶帧TS16寄存器（表示发送E1的通断状态）可以判断超时E1；接受模块：直接检测。 操作：发送E1进入检测态3，连续发送TEST1码，TS16仍然传信令。除非系统复位，永不停止；接受E1进入检测态3，接受到TEST1码，接受TS16信令。除非系统复位，永不停止。 初始化状态： 目的：配置可用E1信道，确定系统传输带宽，完成建链； 转换条件：接受模块：记满128ms时，改写发送方向奇帧TS16寄存器（表示接受方向可用E1和不可用E1）并从发送E1上传过去，使对端知道在它自己的发送E1上哪些可用，哪些不可用。然后可用E1进入初始化状态，超时E1进入检测态3。发送模块：当接受模块收到奇帧TS16传来的本地发送信道可用状态信息后，发送模块可用E1进入初始化状态，超时E1进入检测态3。 操作：发送模块：根据发送可用E1配置发送信道状态寄存器，产生发送时钟。接受模块：根据接受可用E1配置接受信道状态寄存器，产生接受时钟。 传输状态： 目的：根据建立的链路和带宽传输数据，发送方向和接受方向单独传输，但信令走相反的方向； 转换条件： 接受模块：等待对端发送模块发送奇帧TS16寄存器（每帧更新一次）中有可用E1时，发送模块进入初始化状态，同时接受模块本身进入传输状态。发送模块：初始化状态完成配置后，直接在下一帧进入传输状态。 操作：接受模块：进入传输状态后，搜索复帧同步和宏帧同步，宏帧同步建立后，输出接受数据有效指示TX_READY 1（有效）。根据可用E1信道号，按顺序写接受FIFO和读FIFO。复帧失步和宏帧失步都产生系统复位信号。发送模块：进入传输状态后立即输出发送数据有效指示RX_READY 1（有效）,然后对输入数据线采样，将采样数据按顺序写入可用E1的FIFO中，在FIFO没有写满之前，发送空闲码IDLE 03H。FIFO写满后，从FIFO中读取数据并组织复帧和宏帧发送。发送空闲码时只组织基本帧发送。环回处理：为了简化，只进行E1环回，其他环回功能暂不加入。E1环回分为本地环回和远端环回：本地E1环回：指发送方向所有E1经过芯片内部直接环回到接受方向的所有E1上。传输态时，LOS，AIS，LOF有效时不产生系统复位信号。当发送模块4路都进入传输态时，则进行短路和断路操作。 远端E1环回：指接受方向的可用E1经过芯片内部时不作任何处理就从发送方向的可用E1口输出。当本地和远端收发模块都进入传输态时（共4个模块）才进行短路和断路操作。E1环回的作用：可以进行本地和远端环回测试，检测E1传输网是否正常和本地系统是否正常。E1环回的条件：只有检测到发送方向的可用E1和接受方向的可用E1的信道号完全一致时远端环回才有意义，本地环回不作要求。输出环回有效指示信号为E1LP_VALID,高电平有效，低电平无效。若检测到远端为远端环回，则输出REMOTE_E1LOOP=1，表示远端进行了环回。 本 地 本地E1环回远 端本 地远端E1环回 E1的本地和远端环回2.3 拆链、重新建链和带宽自动调整 链路建链后，本地和远端系统都处于传输状态。当某一E1突然断了，则接受模块能检测到LOS或者AIS；或者当原来断开的E1突然连通了，这时接受模块能检测到LOF0。上述两种情况下，都产生系统复位信号，系统自动进入检测态1；对端在传输态如果检测到对方处于检测态1（通过接受到的奇帧TS16可以知道），则产生系统复位信号（注意：如果在检测态1则不产生复位信号），从而也进入检测态1。这样，原来的链路自动拆除，本地和远端重新初始化，重新建链，达到带宽自动调整的目的。也可以这样处理：当某一E1突然断了时，不使系统复位，而是通过奇帧TS16传输到对端，对端收到后也拆除该路E1。但是，如果是原来断开的E1突然连通了，则必须系统复位，因为要统一检测连通的E1之间的相对延时是否超时。2.4 信令定义可用E1：连通且相对延时不超过128ms。发送和接受信道的可用E1相对独立，传输也相对独立，只有收发两个方向的可用E1信道号完全一致时环回才有意义。信令描述： 在检测态，每一路单独检测。发基本帧，TS16传信令。 发送方向TS16信令：传本地接受E1的情况，如本地接受E1的通断和超时状态（由本地接受模块检测）。也传本地对远端的复位信令； 接受方向TS16信令：表示本地发送E1的情况，如本地发送E1的通断和超时状态（由对端接受模块检测）。 奇帧或者偶帧TS16寄存器每2帧更新一次。1） TS16信令的定义：奇帧TS16（所有状态）：传本路E1状态号（高4位）和4路E1的可用状态（低4位）：BIT7BIT6BIT5BIT4BIT3BIT2BIT1BIT0比特00000000复位值宏帧同步指示：1：同步；0：不同步LOMEGEF本路E1状态号：000为复位态001为检测态1010为检测态2011为检测态3100为检测态4101为初始化态110为传输态3路指示1：可用0：不可用2路指示1：可用0：不可用1路指示1：可用0：不可用0路指示1：可用0：不可用 意义偶帧TS16（非传输态）：传4路E1的共同信息，即通断状态和本端环回状态。BIT7BIT6BIT5BIT4BIT3BIT2BIT1BIT0比特00000000复位值本端E1LP_REMOTE1：设置环回；0：开路3路通断指示1为通0为断2路通断指示1为通0为断1路通断指示1为通0为断0路通断指示1为通0为断意义偶帧TS16（传输态）：传本路E1本传输方向信息BIT7BIT6BIT5BIT4BIT3BIT2BIT1BIT0比特00000000复位值 复帧编号：0255意义2） 测试码TEST1：测试信道的通断状态，定义TEST1 = 01H；在检测态1，数据时隙发送TEST1码，TS16发送信令，其中TS16的BIT64表示状态号；在传输态，如果收到信令TS16中的状态号为检测态1，则表示对端复位后回到了检测态1，所以此时应该产生系统复位信号，以便也回到复位状态，使本地和远端的状态同步；3） 测试码TEST2：测试信道的可用状态：只对连通的E1进行测试，有可用、超时2种状态，定义TEST2 = 02H；4） 空闲码IDLE：在IMT模块中当发送FIFO还未写满之前发送的码，以便保证PCM32个时隙中有数据。定义IDLE 03H。2.5 复帧和宏帧2.5.1 复帧的收发与同步1） 发送复帧定位的方法：使用TS0的Sa6 Sa7 Sa8给奇帧编号，Sa6，Sa5始终置0。 偶帧TS0 = 10011011;奇帧TS0 11000*；* 代表 Sa8 Sa7 Sa6 1，3，5，7，9，11，13，15。2） 接受接受部分包括基本帧同步，复帧同步，宏帧同步。其中基本帧同步和复帧同步在E1解帧和信令提起模块中完成，输出帧头FP、复帧帧头MFP以及PCM数据流到IMR，宏帧同步在IMR中完成。同时输出帧丢失LOS、复帧丢失LOMF信号到系统控制模块。基本帧同步：搜索10011011的字节；复帧同步：搜索11000111的字节，如果检测到TS0 11000111，则下一个基本帧的帧头即是复帧帧头。2.5.2 宏帧的收发与同步1）宏帧定义256个（4x64）复帧组成一个宏帧：megaframe，每路E1共 64个复帧，4路复帧并行组成的方阵4*64（4行64列，共256个复帧）形成宏帧，宏帧周期128ms。如图所示。2）宏帧同步发送时一个宏帧的4路E1数据同时发送，但接受时一个宏帧的4路E1数据流是先后到达的，当4路E1数据都到齐时简称为宏帧同步。3）同步窗口：4路E1中接受到的复帧编号分别记为n0,n1,n2,n3。n0n1n2n3构成同步窗口，每隔一个复帧周期更新一次。4）同步码：将宏帧头即复帧编号0、1、2、3作为宏帧同步码。25242480253524912546250225572513 宏帧结构E1_0E1_1E1_2E1_35）宏帧的发送宏帧的发送有IM发送模块（IMT）和信令插入模块共同完成。复位后，发送信道状态寄存器TX_CH3:0为0，表示都不可用。RX_DATA7:0不写入发送FIFO，一旦监视到TX_CH3:0中有可用信道，则使RX_READY=1，并立即开始连续写入采样数据到对应的FIFO中。RX_READY=0时禁止写采样数据到发送FIFO中。监视发送FIFO的可读标志T_FIFO_REN（1有效。0无效），当发送FIFO全部半满时，可读标志为1。可读标志为0时，PCM 32个时隙全部填写IDLE码，当可读标志为1时，从下一帧开始读取FIFO中的数据，并填写到PCM30个数据时隙中，其中TS0和TS16仍然填写IDLE。在信令发送模块中，同样监视可读标志，当可读标志为1时，从下一帧开始组织复帧和宏帧，即在TS0和TS16中插入相应的信令：给基本帧编号来组织复帧，基本帧编号：115，插入奇帧TS0中。给复帧编号来组织宏帧：复帧编号：0255，并将复帧号写入偶帧的TS16中。6）宏帧同步条件宏帧同步在IM接受模块（IMR）中完成。a) 当可用E1的复帧头出现时，才进行串并转换，并开始将复帧号写入同步窗口中：n0 ，n1，n2，n3。此阶段不将复帧数据写入FIFO中（属于数据丢失，但没有关系）。 当n0 ，n1， n2， n3的最小值（即n00 ，n11， n22， n3）出现时才将复帧数据写入FIFO中。当他们的最小值都出现后，才进入宏帧同步搜索状态。 监视同步窗口n0 n1n2n3：当满足宏帧同步条件时，TX_READY 1。如果读写地址相差一个复帧的大小，就可以轮流读FIFO。 每隔一个复帧的周期，同步窗口更新一次。 每隔一个宏帧周期（64个复帧，128ms）检查一次同步窗口是否满足宏帧同步条件。 如果复帧失步或者宏帧失步则产生系统复位信号。注意：上述的同步条件是针对4路E1都是可用的情况下，如果关闭某一路E1，则宏帧结构和同步条件要做相应的改变。3 发送模块和接受模块工作流程 发送 接受 接受 发送 本地 远端E1TX_OKE1TX_DELAYTS16_O_TTS16_E_TSTATE _TDATA _TSTATE _RDATA _RTS16_O_RTS16_E_RE1RX_OK E1RX_DELAY 发送模块接受模块发送E1连通 寄存器发送E1超时 寄存器发送奇帧TS16寄存器发送偶帧TS16寄存器发送E1状态 寄存器接受E1连通 寄存器接受E1超时 寄存器接受奇帧TS16 寄存器接受偶帧TS16 寄存器接受E1状态 寄存器发送数据 寄存器接受数据 寄存器发送接受发送接受TEST1TEST1TEST1(TS16)TEST1(TS16)TEST2TEST2TEST2(TS16)TEST2(TS16)DATADATA本地远端 建链的握手过程NY可用E1N可用E1可用E1超时E1连通E1断开E1复位(4路)检测态1 目的：检测出发送E1的通断状态，一旦检测出来，则连通的E1同时进入下一个状态，断开的E1仍然留在检测态1。方法：4路同时发TEST1码，成基本帧。奇帧TS16传送本路E1的状态号和可用状态，偶帧TS16传送接受E1的通断状态。复位时，设置4路接受E1都不可用，都为断开状态，即TS16_O_T=00H，TS16_E_T =00H。然后由接受模块根据检测的情况改写。在检测态1只改写偶帧TS16和奇帧TS16中的状态号部分。监视接受偶帧TS16寄存器：TS16_E_R（表示发送E1的通断状态），一旦有连通的E1，则连通的E1同时进入检测态2，断开的E1继续留在检测态1。 发送模块工作流程Y检测态2 目的：检测出发送方向连通E1的可用性（可用还是超时）；一旦检测出来，可用E1进入初始化状态， 超时E1进入检测态3 （其TS16仍然传信令到对端）。方法：连通的发送E1同时发送TEST2码，同时监视接受方向奇帧TS16寄存器： TS16_O_R（表示发送E1的可用状态），一旦有可用E1，则可用的E1进入初始化状态，超时E1进入检测态3。初始化状态 目的：配置发送E1信道状态寄存器，形成发送带宽。同时配置发送时钟，完成建链。对有无本地环回进行选择配置。方法：如果是本地环回，则发送带宽和时钟配置为8M。否则，根据接受方向奇帧TS16寄存器：TS16_O_R（表示发送E1的可用状态），配置发送E1信道状态寄存器，形成发送带宽。同时配置发送时钟。完成配置后在下一帧直接进入传输态。在初始化期间，仍然发TEST2码。传输状态 目的： 根据建立的链路和带宽发送数据， 处理E1本地环回和远端环回。方法： 当IMT模块监视到发送信道状态寄存器中有可用E1信道时，则使发送有效指示RX_READY1，然后开始对接受数据线采样，将采样的数据写入可用E1的发送FIFO中。在FIFO还没有写满时，发送空闲码IDLE03H，成基本帧。FIFO半满时，开始读FIFO并同时发送。发送时组成复帧和宏帧。处理E1本地环回或者远端环回（将相应的线短接和隔离）。有系统复位信号？检测态3 目的：将超时E1独立出来，但仍然传信令。方法：连续发送TEST1码，其TS16传信令到对端。转换条件：在检测态2，根据接受E1奇帧TS16寄存器（表示发送E1的可用状态）、接受E1偶帧TS16寄存器 （表示发送E1的通断状态）可以判断超时E1；本地环回？NY可用E1可用E1超时E1连通E1断开E1复位(4路)检测态1 目的：检测出4路接受E1的通断状态；使接受模块进入帧同步状态；检测完毕时，将检测结果通过发送E1信道的偶帧TS16传送到对端，使对端发送模块知道自己的发送E1信道上的通断状态，然后接受方向连通的E1进入检测态2，断开的E1进入检测态4。方法：4路同时检测帧同步建立的时刻，即LOF0的时刻。如果有一路先建立帧同步，即检测到：LOS=0，AIS=0，LOF0，以及至少4次连续的15个TEST1码， 则从LOF0时刻起在本帧结束时产生一个标志START，并开始计时，记满256ms为止。注意：如果对端在传输态（例如：本端在传输态突然复位了进入检测态1，而这时对端仍然在传输态），则检测不到至少4次连续的15个TEST1码，这时即使LOF0也不计时，要等待，直到检测到TEST1码和满足上述条件时才开始计时。每一路E1建立帧同步时都产生一个START信号；256ms内未建立帧同步的属于断开E1，建立帧同步的属于连通E1；将检测结果填写到发送E1偶帧TS16寄存器，并发送到对端。然后，连通的E1同时进入检测态2，断开的E1进入检测态4；在检测态4，搜索帧同步码，一旦建立帧同步（不必检测TEST1码），则产生系统复位信号。注意：断开的E1不能留在检测态1，因为检测态1不产生系统复位信号。检测态2 目的： 检测出连通的E1之间的相对延时，确定可用E1和超时E1。方法：接受的连通E1都检测TEST2码，从第一个E1收到TEST2码的时刻开始计时（连续收到15个TEST2码的时刻作为计时的起点），记满128ms为止。128ms内收到TEST2码的E1属于可用E1， 未收到TEST2码的E1属于超时E1，当然还要检测状态号。记满128ms时，改写发送方向奇帧TS16寄存器（表示可用E1和不可用E1）并从发送E1上传过去，使对端知道在它自己的发送E1上哪些可用，哪些不可用。然后可用E1进入初始化状态，超时E1进入检测态3。(对端发送模块知道可用E1后也进入初始化状态，超时E1进入检测态3)。初始化状态 目的：配置接受E1信道状态寄存器，形成接受带宽。同时配置接受时钟，完成建链。对有无本地环回进行选择配置。方法：如果是本地环回，则发送带宽和时钟配置为8M。否则根据检测态2的检测结果，配置接受E1信道状态寄存器，形成接受带宽。同时配置接受时钟。完成配置后在下一帧直接进入传输态。检测态4 目的： 实时检测断开E1的连通状态，一旦连通，则产生系统复位信号。方法：搜索帧同步码，一旦建立帧同步（不必检测TEST1码），则产生系统复位信号。检测态3 目的：将超时E1独立出来，但仍然传信令。方法：接受TEST1码，接受TS16信令。本地环回？ 接受模块工作流程传输状态 目的： 根据建立的链路和带宽接受数据， 处理E1本地环回和远端环回。发送和接受模块单独传输数据，但信令走相反的方向。 本地和远端在传输态时，只要一端复位，另一端能检测到，也跟着复位，使本地接受和远端发送的状态同步。 方法： 进入传输态后，IM接受模块即开始工作，搜索复帧同步和宏帧同步 ， 宏帧同步建立后，输 出接受数据有效指示TX_READY 1（有效）。 根据接受可用E1信道号，同时写各自的接受FIFO和按顺序轮流读FIFO。复帧失步和宏帧失步都产生系统复位信号。 处理E1本地环回或者远端环回（将相应的线短接和隔离）。 接受模块的预处理：预处理在IM模块之前的信令接受模块完成。在传输态，如果检测到接受奇帧TS166:4=001（而不是011），表示对端发送E1为检测态1，不是传输态（可能对端系统复位了），则产生系统复位信号，使本地也复位并回到检测态1。拆链、重新建链和带宽自动调整：1） 当某一E1突然断了，则接受模块能检测到LOS或者AIS；或者2） 当原来断开的E1突然连通了，这时接受模块能检测到LOF0。上述两种情况下，都产生系统复位信号（本地环回例外，不产生系统复位信号），系统自动进入检测态1。这样，原来的链路自动拆除，本地和远端重新初始化，重新建链，达到带宽自动调整的目的。也可以这样处理：当某一E1突然断了时，不使系统复位，而是通过奇帧TS16传输到对端，对端收到后也拆除该路E1。但是，如果是原来断开的E1突然连通了，则必须系统复位，因为要统一检测连通的E1之间的相对延时是否超时。可用E1NY有系统复位信号？复位（4路）4 系统组成功能框图SHC_SELINTCSALEWRRDDATA7:0ADDR2:0LOS0LOS1LOS2LOS3LOF0LOF1LOF2LOF3TX_FRE2:0TX_CLKTX_DATA7:0TX_READYRX_FRE2:0RX_CLKRX_DATA7:0RX_READYARAM16:0DRAM7:0WE OECS_RAM E1TX_DELAY0E1TX_DELAY1E1TX_DELAY2E1TX_DELAY3E1RX_DELAY0E1RX_DELAY1E1RX_DELAY2E1RX_DELAY3系统控制TDP0:3/CLK_T0:3TDN0:3/ TDD0:3TX_HDB3_NRZTCLK0:3E1LP_LE1LP_RE1LP_VALIDREMOTE_E1LOOP IM发送 HDB3 编码 系统组成功能框图 4E1成帧 信令插入和 HDB3 解码RDP0:3/CLK_R0:3RDN0:3/ RDD0:3RX_HDB3_NRZRCLK0:3IM接受 和SRAM接口模块AIS0AIS1AIS2AIS3E1TX_OK0E1TX_OK1E1TX_OK2E1TX_OK3E1RX_OK0E1RX_OK1E1RX_OK2E1RX_OK3CLK_49152KRESET 4E1 解帧和 信令提起E1环回处理发送状态机接受状态机 时 钟 产 生 CPU 接口 寄存器5 CPU接口5.1 功能CPU接口模块的作用是便于网管，外部CPU可以配置FPGA（如环回、码型选择等）和读取FPGA的工作状态（如E1的通断、超时，带宽指示，告警指示，