本科毕业论文---基于dsp的数字音频回放系统研究论文.doc

安徽理工大学毕业设计（论文）摘要伴随着如今科学技术的成熟，人类正加速进入电子化和信息化的社会。而数字化技术的不断发展、成熟与完善，为发展新一代的数字语音采集、处理与分析系统奠定了有利基础。本论文介绍一种以TI公司的TMS320VC5509A数字信号处理器为核心的、以TLV320AIC23为音频解码芯片的音频采集、处理与回放系统。TMS320VC5509A是TI公司生产的一款定点数字信号处理器，它具有价格便宜，运算速度快，功耗低等特点。作为核心器件，对整个系统实现总体控制；使用TLV320VC23作为语音解码芯片，对输入的模拟语音信号经过解码为数字码流，。DSP将读取到的语音数据经过处理后发送回TLV320VC23芯片，实现语音信号的回放。TMS320VC5509A采用CCS平台进行开发和编程，完成整个采集过程的系统调度工作，这样使程序的可读性和可移植性大大增强.本系统与同类系统相比，具有体积小，结构简单，成本低，功耗低等特点。关键词：DSP，TMS320VC5509A，TLV320VC23，数字语音处理ABSTRACT（顶格）With the development of science and technology, electronic information technology into human society is fast. While digital technology continues to develop, mature and perfect for the development of a new generation of digital audio capture, processing and analysis system has laid a favorable foundation.This paper introduces TIs TMS320VC5509A as the core, and TLV320AIC23 digital signal processor for audio decoding chip audio capture, processing and playback system. TMS320VC5509A is a TI company produced a fixed-point digital signal processor, it has a cheap, fast operation and low power consumption. As the core device, to achieve total control of the entire system; using TLV320VC23 as the voice decoder, decodes the input analog voice signal into a digital bit stream. DSP to read the voice data is processed and sent back to the TLV320VC23 chip, playback of the voice signal.TMS320VC5509A development and programming using CCS platform, complete the entire acquisition process scheduling, so that the program can enhance readability and portability and CPLD programming in VHDL language, to the logical control function.This system compared with other systems, has the advantages of small size, simple structure, low cost, low power consumptionKeywords: DSP, 5509A, digital voice processing, TLV320VC23目录摘要IABSTRACTII目录III1 绪论11.1 选择课题的意义11.2 课题的研究现状11.3 课题研究的主要内容22 数字信号处理器32.1 DSP芯片的发展32.2 TMS320VC5509A的硬件结构52.2.1 CPU72.2.2 储存空间92.2.3 片上外设92.3 TMS320VC5509A的引脚112.3.1 第一类并行总线引脚112.3.2 第二类初始化、中断和复位引脚122.3.3 第三类片内外设类引脚122.3.4 第四类电源引脚142.4 TMS320VC5509A的最小系统153 音频编解码芯片213.1 TLV320AIC23的简介213.2 AIC23模拟端口244 TMS320VC5509A与TLV320AIC23硬件连接264.1 接口介绍264.2 AIC23的控制接口264.3 AIC23的数据接口275 系统软件设计295.1 主程序流程295.1.1 部分主程序305.1.2 McBSP的配置315.1.3 IIC总线寄存器初始化315.1.4 AIC23的关键配置316 结论337 参考文献348 致谢35341 绪论1.1 选择课题的意义科学技术在不断的发展，人们对生活各个方面的要求也随之变得越来越高。我所学的是通信专业，所以就更加的关注人们的沟通与交流。现在人们所处的环境越来越复杂多变，沟通的需求没有降低，反而在迅速增加。随之而来对语音通信的要求也提高，不但要更好地实时性，更要很高的清晰度。高性能的电子元器件的诞生和最新的算法的出现，为语音信号的处理与优化提供了良好的技术支撑。随着社会的不断发展，教育事业也随之改革，对于身处在高等教育的我来说感触很深。单纯的书本内容的教导既无法满足社会的用人需求，也无法满足学生自身的求知欲望。理论与实践正在逐步的被推广。基于我所学的关于单片机和DSP芯片的基础理论，我选择了这个课题基于DSP的数字音频回放系统研究。该系统采用德州仪器公司的数字信号处理器TMS320VC5509A作为主处理器，具有耳机放大器的低功耗立体声音频编解码器TLV320AIC23B。以这两片芯片构思电路图，编写主要程序。完成总体的设计，接口的链接。1.2 课题的研究现状语音信号是最重要的信息载体之一。伴随着计算机多媒体技术，网络通信技术和DSP（Digital Signal Processor数字信号处理器）技术的飞速发展，语音的数字通信得到越来越多的应用，语音信号的数字化一直是通信发展的主要方向之一，语音的数字通信和模拟通信相比，无疑有着更大的优越性。这主要体现在以下几个方面：数字语音比模拟语音具有更好的话音质量；具有更强的干扰性，并易于加密；可节省带宽，能更有效的利用网络资源；更加易于存储和处理。最简单的数字化就是直接对原始语音信号进行A/D 转换，但这样得到的语音的数据量非常大。为了减少语音信号所占用的带宽或存储空间，就必须对数字语音信号进行压缩编码。语音编码的目的就在于在保证语音音质和可懂度的条件下，采用尽可能少的比特数来表示语音，即尽可能的降低编码比特率，以便在有限的传输带宽内让出更多的信道来传输图像和其他数据流，从而达到传输资源的有效利用和网络容量的提高。在通信越来越发达的今天，尤其最近几年，语音压缩编码技术在移动通信、IP 电话通信、保密通信、卫星通信以及语音存储等很多方面得到了广泛的应用。因此，语音编码一直是通信和信号处理的研究热点，并其取得了惊人的进展，目前在PC 机上的语音编码已经趋于成熟，而如何在嵌入式系统中实时实现语音压缩编码处理则是近些年来语音信号处理领域的研究热点之一。语音信号处理在手持设备、移动设备和无线个人设备中的应用正在不断增加。今天的个人手持设备语音大多时候仅仅局限于语音拨号，但是已经出现了适用于更广泛开发语音识别和文本到语音应用的技术。语音功能为用户提供自然的输入和输出方式，它比其他形式的I/O更安全，尤其是当用户在双手被占用期间。在大多数应用中，语音都是键盘和显示器的理想补充或替换。其他潜在的语音应用包括如下几个方面：1信息检索。股票价格、标题新闻、航班信息、天气预报等都可以通过语音从互联网收听。例如，用户不用先进入某个网址并输入股票名字或者浏览预定义列表，可以通过语音命令实现。2个人信息管理。允许用户通过语音指定预约、查看日历、添加联络信息，发送电子邮件等等。3语音导航。在自动和人眼不够用的条件下获取导航的完全语音输入/输出驾驶系统。随着数字信号处理算法在DSP中的实现，很多以前很难实现的语音信号处理算法都可以在DSP中实现。语音信号具有信号频谱较全、采样速率较低、随机性强、应用场合多、实时性要求高等特点。语音信号的处理包括信号采集、处理、传输、存储和播放这一系列的处理过程。其中，语音信号的采集、传输和播放属于对语音信号的控制，其处理过程满足一定的标准操作即可；而语音信号的处理和存储与应用对象有很大的联系，不同的应用对象所要求的处理算法和合存储算法不同。语音处理是数字信号处理最活跃的研究方向之一,它是信息高速公路、多媒体技术、办公自动化、现代通信及职能系统等新兴领域应用的核心技术之一。用数字化的方法进行语音的传送、存储、分析、识别、合成、增强等是整个数字化通信网中的最重要、最基本的组成部分之一 。一个完备的语音信号处理系统不但要具有语音信号的采集和回放功能, 还要能够进行复杂的语音信号分析和处理。通常这些信号处理算法的运算量很大, 而且又要满足实时的快速高效处理要求, 随着DSP 技术的发展, 以DSP 为内核的设备越来越多。为语音信号的处理提供了优质可靠的平台. 软件编程的灵活性给很多设备增加不同的功能提供了方便, 利用软件在已有的硬件平台上实现不同的功能已成为一种趋势。近年来，随着DSP的功能日益增强，性能价格比不断上升，开发手段不断改进，DSP在数据采集系统的应用也在不断完善。1.3 课题研究的主要内容熟悉主要DSP芯片TMS320VC5509A的参数，性能，外部电路链接，外部设备配置等一系列知识。其次认识音频编解码芯片TLV320AIC23，并将两块主要芯片进行链接，配置。最后简单的了解DSP专用开发环境CCS，列出部分程序进行说明，了解整个设备的运行2 数字信号处理器2.1 DSP芯片的发展美国德州仪器公司(TI，Texas Instruments)在1982年成功地推出了DSP芯片的一系列产品。谁也不会想到它竟能给世界带来如此大的变化。从移动通信到消费电子领域，从汽车到电子工具都有DSP的参与。经过长时间的发展，单核数字信号处理器的处理能力已经达到9600MIPS的惊人速度，寻址能力高达1280MB。而新一代的数字信号处理器则以其强大的数字信号处理能力、超低功耗和适合手持设备的超小型封装的等特点，很好的满足了新一代电子产品的要求。TMS320是包括定点、浮点和多处理器在内的数字信号处理器(DSP)系列，其结构非常适合于做实时信号处理TI的第一代DSP芯片采用2.4m的NMOS工艺，如TMS32010和TMS32011或1.8m的CMOS工艺，如TMS320C14/15等工作频率20MHz第二代DSP芯片的典型代表是TMS32020、TMS320C25/26/28。其中TMS320C25是一个典型代表，其他芯片是在TMS320C25的基础上衍生出来的。TMS320C2xx是二代DSP芯片的更进型，它的指令周期为25ns。TI的第三代的DSP芯片代号为TMS320C3x，有TMS320C30/31/32，他们也是第一代浮点DSP芯片。浮点DSP芯片动态范围大，适用于需要大量高精度运算的场合。TMS320C31S是TMS320C30的改进型，它在原来TMS320C30的基础上去掉了一些一般用户不用的部分，降低了成本，是性价比较高的一款产品。第四代DSP芯片的代表作品是TMS320C40/44。TMS320C4x系列浮点处理器是专门为并行处理和实现一些实时应用的需求而设计的。第五代DSP芯片TMS320C5x/54x是在TMS320C1x和TMS320C2x之后的又一款定点DSP处理器。TMS320C5x系列有TMS320C50/51/52/53等多款产品，他们之间的主要区别在片内RAM与ROM等资源的不一样。TMS320C54x和TMS320C55x系列是TI公司为便携式消费电子产品推出的16位定点信号处理器。主要应用于无线通信系统中如低功耗的手持设备。该芯片的内部结构与TMS320C5x不同，因此其指令系统是不同于TMS320C5x和TMS320C2x的。并且C55x是在C54x基础上开发的新型低功耗、高性能数字处理器，它兼容C54x代码集，乘法器变成两个，而且采用最新芯片制造技术从而大幅度提升DSP的主频还提高C55x系列处理器的处理能力DSP芯片从诞生以来一直处于飞速发展状态。DSP芯片已经在信号处理、音/视频、通信、消费、军事等诸多领域得到了广泛的应用。随着DSP芯片性价比的不断提高，单位运算量功耗的显著降低，DSP芯片的应用领域会不断扩大。目前DSP芯片的发展主要达到了以下几个方面：1.制造工艺。现在的DSP芯片普遍采用更为精细的制造工艺。芯片引脚原来只有40个，现在可以达到200个以上，并且需要设计的外围电路也越来越少，芯片的成本和体积及功耗有了很大程度的下降。2.存储容量。目前，DSP芯片内部的程序和数据存储器的容量在不断地上升，同时可以通过采用外部程序存储器和数据存储器将存储容量扩展到更高的数量级上。3.结构特点。传统上DSP芯片在其内部多采用复总线、改进的哈佛结构以及流水线结构，通过进一步完善的接口功能，使DSP芯片的在系统功能、数据处理能力和与外部设备的通信功能方面都有了显著地的提高。4.速度提升。自诞生之日起，伴随着微电子技术的发展，DSP的指令周期从单条指令25ns发展到多条指令6ns，与之相对应的是运算速度从40MIPS提高到了1G FLOPS以上。5.集成化。因为微电子技术的发展，现代的DSP芯片的功能更加丰富，在其内部逐渐集成了常用的滤波功能、数字/模拟转换功能，形成了ROM、RAM和DSP内核于一体的模拟混合式DSP芯片已有较大的发展和应用。TI公司在2005年12月发布的达芬奇系统已经把音视频部件集成在了DSP片内。6.运算精度。DSP处理芯片的单字长已经从过去的8位已增加到64位，累加器的长度相应的提高达到了40位，从而提高了运算精度。同时，采用随着超长字指令字（VLIW）的应用以及浮点运算能力的提升，扩大了数据处理的动态范围。7.开发的便利性。目前各大DSP生产厂商在芯片研发的同时，为广大电子设计工程师提供了具有较为完善的软、硬件开发工具，例如：TI公司针对本公司的DSP产品开发的集成开发了CCS调试环境。CCS它集成了代码的书写、编译、链接和测试等多种功能。其开放式的结构允许用户通过编程及硬件设计外扩模块，丰富其开发功能这些为电子工程师从事相应的电子设备开发带来了极大地便利。未来，DSP技术的发展主要集中在以下几个方面：正如之前我们所提及的随着微电子技术的发展各大芯片厂商所推出的DSP芯片将朝着更高性能、微功耗，进一步强化功能的融合和多种应用的拓展。在各类需要进行高速计算的电子产品当中DSP芯片将越来越多地得到广泛应用，尤其是在各种电子通信、音频视频编解码以及互动娱乐类电子产品当中。具体来说，DSP芯片的研究与发展更多的体现在以下几大方面。1.DSP的内核结构升级。随着计算复杂程度以及计算精度提高的要求，DSP的内核结构将主要以SIMD（ 即：多通道结构和单指令多重数）以及大指令字组（VLIM）将得到更为广泛的普及。2.DSP和微控制器的融合。微控制器（MCU）是一种执行智能定向控制任务的通用微处理器，它能很好的执行智能控制任务，例如传统工业控制当中广泛应用的51单片机，但是早期的单片机普遍对数字信号的处理功能很差，尤其是对于复杂的数学运算。DSP芯片具有高速的数字信号处理能力，在许多应用中均需要同时具有智能控制和数字信号处理两种功能。将DSP芯片和微处理器结合起来，形成所谓的DSC可简化设计，加速产品的开发，减小PCB的体积，降低功耗和整个系统的成本。3.DSP和高档CPU的结合。大多数高档MCU，如PENTIUM和POWERPC都采用了基于SIMD指令组的超标量体系结构，速度很快。在DSP中融入高档CPU的分支预示和动态缓冲技术，具有结构规范、利于编程和不用进行指令排队的特点，使DSP性能大幅度提高。4.DSP和FPGA的结合。FPGA是现场可编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号的处理速度。5.实时操作系统RTOS与DSP的结合。随着DSP处理能力的增强，DSP系统越来越复杂，使得软件的规模越来越大，往往需要运行多个任务，因此各任务间的通信、同步等问题就变得非常突出。随着DSP性能和功能的日益增强，对DSP应用提供RTOS的支持已成为必然的结果。6.DSP的并行处理结构。为了提高DSP芯片的运算速度，各DSP厂商纷纷在DSP芯片中引入并行处理机制。这样，可以在同一时刻将不同的DSP与不同的存储器连同，大大提高数据传输的速率。7.功耗越来越低。随着超大规模集成电路技术和先进的电源管理设计技术的发展，DSP芯片内核的电源电压将会越来越低。2.2 TMS320VC5509A的硬件结构TMS320C5000是16位整数DSP处理器，目前已有三代产品，即TMS320C5x、TMS320C54x和TMS320C55x。同代产品使用想死的CPU结构，但拥有不同的片上储存器和外围电路，以满足各种不同用途的要求，大大降低了整个DSP应用系统的成本和体积，提高了可靠性。C55xDSP芯片是C5000系列的产品，兼容C54x的源代码。C55x相较于C54x而言处理速度明显提高，功耗明显降低。在结构上C55x比C54x要复杂的多，采用近似“双CPU结构”。两个系列芯片的具体区别如下表2-1所示。表2-1 C55x与C54x的比较类别C54xC55x类别C54xC55xMAC12数据字长/位1616累加器24辅助寄存器ALU2(每个16位)读总线23ALU1（40位）1（40位），1（16位）写总线12辅助寄存器88程序提取11数据寄存器04地址总线46储存器空间分块的程序/数据统一的空间程序字长/位168/16/24/32/40/48C55x只要有3 个部分构成：片内外设、储存空间、CPU。不同的芯片体系结构相同，它们都有一样的CPU内核，但片上的存储器和外围电路配置稍有不同。TMS320VC5509A框图如图2-1所示：图2-1 TMS320VC5509A框图此次设计采用TMS320VC5509ADSP芯片，他是美国TI公司推出的一款高性能定点数字信号处理器（DSP）并被推荐使用在现行的电子设计中。它具有下列特征：1.统一的程序数据存储器映射，映射包括可由24位地址访问的16M字节的程序空间和可由23位地址访问的8M字的数据空间。2.64K字的用于和外围设备通信的IO空间。3.支持16位和32位出栈、压栈操作的软件堆栈。用户可以用它来做数据存储和取回。CPU用这些堆栈来进行自动的现场保护（响应调用或中断）和恢复（返回调用或被中断的代码序列）。4.多套数据和地址总线支持高度的并行性。1条32位的数据总线和1条24位的地址总线支持取指。3条16位的数据总线和3条24位的地址总线用于向CPU传输数据，2条16位的数据总线和2条24位的地址总线用于从CPU传输数据。5.1个指令缓冲器和1个独立的取出机制。因此，取指独立于其他的CPU操作。6.具有如下的计算块：1个40位的算术逻辑单元（ALU）、1个16位的ALU、1个40位的移位器、2个乘法累加器（MAC）。在一个周期内，每个MAC可执行一次17位乘17位的乘法运算（分数或是整数）和一次带有可选的3240位饱和度的40位加法或减法运算。7.一条受保护的指令流水线。流水线保护机制在必要的时候插入等待周期以防止读写操作脱离预期顺序。8.数据地址产生单元支持线性寻址、循环寻址和位反转寻址。9.中断控制逻辑可以停用（或屏蔽）某些可屏蔽的中断。10.TMS320C5509A兼容模式支持原来为TMS320C54DSP编写的代码。2.2.1 CPUC55xCPU含有12组内部独立总线和5个功能单元：1组24位的程序地址总线（PAB）；1组32位的程序 数据总线（PB）；3组24位数据读地址总线（BAB、CAB、DAB）；3组16位数据读总线（BB、CB、DB）；2组24位数据写地址总线（EAB、FAB）；2组16位数据写总线（EB、FB）；指令缓冲单元（I单元）；程序流单元（P单元）；地址-数据流单元（A单元）；数据运算单元（D单元）；储存器接口单元（M单元）；图2-2 C55x的CPU结构如上图2-2所示。相应的属于C55x的TMS320VC5509A的CPU内部总线由一条读指令地址总线（24位），一条读指令数据总线（32位），三条读数据地址总线（24位），三条读数据数据总线（16位），两条写数据地址总线（24位）组成，两条写数据数据总线（16位）。这些总线在一个时钟周期内能完成三次读数据操作和两次写数据操作。CPU提供两个MAC支持乘加运算单元，每个MAC 可以完成一次17位17位的乘法运算和一次40位的加法运算，结果送入累加器。采用两段分离的流水线，第一段为指令流水线，第二段为执行流水线。在指令流水线阶段，CPU从程序空间取得32位的程序代码，并将这些代码装入指令缓冲队列，对指令缓冲队列里的指令进行预解码。在执行流水线阶段，CPU对读回的指令进行解码，读写数据并运算。2.2.2 储存空间 C55x采用统一的储存空间和I/O空间。C55x的片内储存空间共有352KB（176K字），外部储存空间共有16MB（8M字）。支持的储存器类型有异步SRAM、异步EPROM、同步DRAM、同步突发SRAM。TMS320VC5509A提供了统一编址的数据/程序地址空间。内部存储空间为320K字节（128K 字）RAM和32K字ROM）。其中DARAM为64K，由8个8K字节的块组成，每一个 DARAM块在一个周期内能访问两次。SARAM为192K，由 24个8K字节的块组成，每一个SDRAM块在一个周期内只能访问一次。ROM由一个32K字节的块和两个 16K字节的块组成，当ST3寄存器的MPNMC位被置1时，地址为FF0000h到FFFFFFh 的存储区被配置为外部存储空间CE3，当置0时，这个区间被配置为内部ROM。由于5509A的CPU内部的地址总线为24位，所以它的寻址范围为16MB，地址从0x000000到0xFFFFFF，这16MB空间既可作为数据空间，又可作为程序空间，这就是所谓的统一编址。5509A的外部存储空间被分成了4个空间。每一个空间都有一个片选使能信号CEn，用来选中被访问的空间。由于LPQF封装的5509A外部有14根地址线，所以对于每一个CE空间来说，最多只能外扩16K字节的异步存储器或者4M字节的SDRAM。2.2.3 片上外设片上外设是指片内除CPU以外的电路模块，如ADC、时钟发生器、实时时钟、通用计时器等，下面介绍将要用到的片上外设 ：1.时钟发生器。 5509A内部集成了时钟发生器。该时钟发生器由一个数字锁相（DPLL）和一个控制寄存器组成。在控制寄存器进行不同的操作，能对外部输入的时钟频率进行分频、倍频和锁相，为5509A的CPU及外围电路提供工作时钟。为了降低功耗，时钟发生器加入了空闲（IDEL）模式，在该模式下没有输出信号。时钟发生器产生的时钟信号可以直接或通过倍频、分频电路处理后经由CLKOUT引脚输出。 2.外部存储器接口 5509A支持两类外部存储器接口，即异步存储器接口和同步存储器接口。5509A 的外部存储器接口（EMIF）通过14条地址总线，16条数据总线和4个片选信号等控制信号支持不同类型的外部存储器件。不同的外部存储器具有不同的特点和适用范围。异步存储器包括RAM，ROM和FLASH等，这是一种比较传统的存储器，它不需要时钟，一般容量较大，存储的数据不易丢失；SDRAM 具有较高的性价比，而且容量大，但是此类型存储器结构比较复杂，数据保持时间较短，需要不断刷新数据；SBSRAM是一种比较昂贵的存储器，但是通过流水线模式访问可实现快速的数据读写，多用于数据量较大和数据交换速度较快的场合。如图2-3所示图2-3 TMS320VC5509A储存器框图5509A的数据空间和程序空间在物理上是相同的，它们采用同样的编址方式。其中每个CE空间都支持异步和同步存储器，EMIF接口的4个独立的片选空间对应的地址如图所示，通过各CE空间控制寄存器的MTYPE域进行不同类型的存储器配置2.3 TMS320VC5509A的引脚该系统采用144引脚LQPF封装的TMS320VC5509A，其封装如图2-4所示：图2-4 TMS320VC5509A的LQPF封装2.3.1 第一类并行总线引脚A13:0：C55x内核的并行地址总线A13 A0的外部引脚。这些引脚有3种功能：HPI地址线（HPI.HA13:0）、EMIF地址总线（EMIF.A13:0）、通用输入输出（GPIO.A13:0）。D15:0：C55x内核的双向数据总线D15 D0的外部引脚。这些引脚有两种功能：EMIF数据总线（EMIF.D15:0）、HPI数据总线(HPI.HD15:0)。C0：EMIF异步存储器读选通（EMIF.ARE）、通用输入输出口8（GPIO.8）。C1：EMIF异步输出使能（EMIF.AOE）、HPI中断输出/从DSP到主机（HPI.HINT）。C2：EMIF异步存储器写选通（EMIF.AWE）或HPI读写（HPI.HRW）。C3：EMIF数据输入准备就绪（EMIF.ARDY）或HPI输出准备就绪（HPI.HRDY）。C4：存储空间CE0的EMIF片选信号（EMIF.CE0）或通用输入输出口9（GPIO.9）。C5：存储空间CE1的EMIF片选信号（EMIF.CE1）或通用输入输出口10（GPIO.10）。C6：存储空间CE2的EMIF片选信号（EMIF.CE2）或HPI访问控制信号0（HPI.HC-NTL0）。C7：存储空间CE3的EMIF片选信号（EMIF.CE3）、通用输入输出口11（GPIO.11）或HPI访问控制信号1（HPI.HCNTL1）。C8：EMIF字节使能控制0（EMIF.BE0）或HPI字节辨识（HPI.HBE0）。C9:：EMIF字节使能控制1（EMIF.BE1）或HPI字节辨识（HPI.HBE1）。C10：EMIF SDRAM行选通信号（EMIF.SDRAS）、HPI地址选通信号（HPI.HAS）或通用输入输出口12（GPIO.12）。C11:：EMIF SDRAM列选通信号（EMIF.SDCAS）或HPI片选输入信号（HPI.HCS）。C12:：EMIF SDRAM写使能信号（EMIF.SDWE）或HPI数据选通信号1（HPI.HDS1）。 C13:：SDRAM A10地址线（EMIF.SDA10）或通用输入输出口13（GPIO.13）。C14:：SDRAM存储时钟信号（EMIF.CLKMEM）或HPI数据选通信号2（HPI.HDS2）。2.3.2 第二类初始化、中断和复位引脚INT4:0:外部中断请求信号，属于为可屏蔽中断，并且可由中断使能寄存（IER）和中断方式位屏蔽。INT4:0可以通过中断标志寄存器（IFR）进行查询和复位。RESET：复位信号，低电平有效。使DSP终止程序执行并使得程序计数器指向FF8000H处。当引脚电平为高时，从程序存储器FF8000H处开始执 行；影响寄存器和状态位；此引脚在使用时需要外接上拉电阻，以保证其不处于不稳定状态导致DSP工作的不正常。2.3.3 第三类片内外设类引脚通用I/O口GPIO7:6，4:0：可配置为输入或输出口；当配置为输出引脚时，可单独配置或复位；复位完成后，CPU Bootloader电路采样芯片引脚GPIO30决定启动方式，以决定程序从何种存储外设中启动。外部标志输出XF：输出引脚，用于配置其他处理器的复用状态或作为通用输出引脚。 指令“BSET XF”可以使XF输出电平为高；指令“BCLR XF”可以使XF输出电平为低；加载ST1.XF位可以控制XF输出电平。通常该引脚可以用来测试程序是否运行正常。时钟信号CLKOUT：时钟输出引脚，可通过该引脚为另一处理器提供时钟；CLKOUT周期为CPU的机器周期；当/OFF为低电平时，CLKOUT呈高阻状态。X2CLKIN: 时钟振荡器输入引脚；若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚接外部时钟输入。X1：由内部系统振荡器到晶体的输出引脚。若不使用内部振荡器时，X1引脚悬空。当OFF为低，X1不会处于高阻状态。定时器TINTOUT0：定时器T0输入输出。当作为定时器T0的输出时，计数器减少到0，TINTOUT0信号输出一个脉冲或者状态发生改变。当作为输入时，TINTOUT0为内部定时器模块提供时钟。复位时，此引脚配置为输入引脚。RTCRTCINX1：实时时钟振荡器输入。RTCINX2：实时时钟振荡器输出。I2CSDA:：IC双向数据信号。复位时，此引脚处于高阻状态。属于开漏，在连接 外部设备时需要外接上拉电阻。I2CSCL:：IC双向时钟信号。复位时，此引脚处于高阻状态。属于开漏，在连接外部设备时需要外接上拉电阻。USBDP：差分数据接收发送（正向）。复位时，此引脚配置为输入端。DN：差分数据接收发送（负向）。复位时，此引脚配置为输入端。PU：上拉输出。该引脚用于上拉USB模块需要的检测电阻。通过一个软件控制开关（USBCTL寄存器的CONN位），此引脚在VC5509内部与USBVDD连接。AD接口AIN0:模拟输入通道0。AIN1:模拟输入通道1。测试和仿真接口（JTAG）TCK：IEEE标准1149.1测试时钟输入引脚。TDI:：IEEE标准1149.1测试数据输入信号。TDO:：IEEE标准1149.1测试数据输出信号。TMS：IEEE标准1149.1测试方式选择信号。TRST：IEEE标准1149.1测试复位信号。EMU0:仿真器中断0引脚。EMU1OFF:仿真器中断1引脚关闭所有输出引脚。当TRST为高电平时，该引脚作为仿真系统的中断信号，并由IEEE标准1149.1扫描系统定义其是输入还是输出。当TRST为低电平时，该引脚被设置OFF特性，并将所有的输出设置为高阻态。McBSP接口CLKR0: McBSP0接收时钟信号。CLKR0作为串行接收器的串行移位时钟。DR0: McBSP0数据接收信号。FSR0: McBSP0接收帧同步信号。FSR0脉冲初始化DR0的数据接收。CLKX0: McBSP0发送时钟信号。CLKX0作为串行发送器的串行发送时钟。DX0: McBSP0数据发送信号。FSX0: McBSP0发送帧同步信号。FSX0脉冲初始化DX0的数据发送。S10: McBSP1接收时钟信号或者MMCSD1的命令响应信号。复位时，此引脚被配置为McBSP1.CLKR。S11: McBSP1数据接收信号或者SD1的数据信号1。复位时，此引脚被配置为McBSP1.DR。S12: McBSP1接收帧同步信号或者SD1的数据信号2。复位时，此引脚被配置为McBSP1.FSR。S13: McBSP1数据发送信号或者MMCSD1串行时钟信号。复位时，此引脚被配置为McBSP1.DX。S14: McBSP1发送时钟信号或者MMCSD1数据信号0。复位时，此引脚被配置为McBSP1.CLKX。 S15: McBSP1发送帧同步信号或者SD1数据信号3。复位时，此引脚被配置为McBSP1.FSX。S20: McBSP2接收时钟信号或者MMCSD2的命令响应信号。复位时，此引脚被配置为McBSP2.CLKR。S21: McBSP2数据接收信号或者SD2数据信号1。复位时，此引脚被配置为McBSP2.DR。S22: McBSP2接收帧同步信号或者SD2数据信号2。复位时，此引脚被配置为McBSP2.FSR。S23: McBSP2数据发送或者MMCSD2串行时钟信号。复位时，此引脚被配置为McBSP2.DX。S24: McBSP2发送时钟信号或者MMCSD2数据信号0。复位时，此引脚被配置为McBSP2.CLKX。S25: McBSP2发送帧同步信号或者SD2数据信号3。复位时，此引脚被配置为McBSP2.FSX。2.3.4 第四类电源引脚CVDD：数字电源，+1.6V，为CPU内核提供电源。DVDD：数字电源，+3.3V，为IO引脚提供电源。USBVDD：数字电源，+3.3V，为USB模块的IO引脚（DP，DN和PU）提供电源。USBPLLVDD：数字电源，+1.6V，为USBPLL提供电源。RDVDD：数字电源，+3.3V，为RTC模块的IO引脚提供电源。RCVDD：数字电源，+1.6V，为RTC模块提供电源。VSS：数字地。AVDD：模拟电源，为10位AD模块提供电源。AVSS：模拟地。ADVSS：模拟数字地，10位AD模块的数字部分接地引脚。USBPLLVSS：数字地，用于USBPLL。2.4 TMS320VC5509A的最小系统TMS 320VC5509A的最小系统就是满足DSP运行的最小组成，任何一个DSP硬件系统中都必须包括最小系统的各个组成部分，最小系统有电源电路、复位电路、时钟电路、JTAG接口电路和程序加载部分等组成电源电路C55x数字信号处理器电源包括内核电源盒外部接口电源。C55x处理器应用于低功耗情况，电源电路注意电源的转换效率和电路的复杂程度。VC5509A的I/O电源既外部接口电源电压为3.3v。内核电源为芯片的内部路基提供电压，VC5509A取1.6v。DSP芯片的电流消耗主要取决于迁建的激活度。内核电源所消耗的电流取决于CPU的激活度，外设下号的电流取决于正在工作的威慑机器速度。时钟电路恒定的消耗一部分电流，与CPU和外设的激活度无关。I/O电源进