组成原理课程第四章版PPT.pptx

组成原理课程第四章版24、1存储器得概述存储器得概述4、1、1存储器得分类存储器得分类:从不同得角度进行从不同得角度进行1)按存储介质分按存储介质分:半导体半导体磁性材料磁性材料光光纸纸2)按存取方式分按存取方式分:随机存储器随机存储器:存储时间与单元得物理存储时间与单元得物理位置无关位置无关顺序存储器顺序存储器:存储时间与单元得物理存储时间与单元得物理位置有关位置有关磁盘就是半顺序和半随机设备磁盘就是半顺序和半随机设备3)按读写方式分按读写方式分:RAM:RandomAccessMemoryROM:ReadOnlyMemory3永久性永久性(非易失性非易失性):与就是否断电无关与就是否断电无关非永久性非永久性(易失性易失性):断电后信息消失断电后信息消失4)按信息得可保存性按信息得可保存性5)按在计算机系统中功能和存取速度分按在计算机系统中功能和存取速度分:控制存储器控制存储器(CMorCS)CPU中得中得CacheCPU外面得外面得Cache主存主存辅存辅存44、1、2、主存得常用技术指主存得常用技术指标标1)1)存储容量指标存储容量指标:存储器所能存储得二进制信息得位数存储器所能存储得二进制信息得位数、2)2)速度指标速度指标:(1)(1)存取时间存取时间(存储器访问时间存储器访问时间)启动存取操作到操作完成所经历得时间启动存取操作到操作完成所经历得时间 (2)(2)存储周期存储周期(读写周期读写周期):对存储器进行连续两次存取操作所需得最短时间间隔。存储器在一对存储器进行连续两次存取操作所需得最短时间间隔。存储器在一次存取操作后需要一定得恢复时间次存取操作后需要一定得恢复时间,故该时间一般大于存取时间故该时间一般大于存取时间、(3)(3)存储器带宽存储器带宽:单位时间内存储器所存取得信息位单位时间内存储器所存取得信息位,也称存储器得数据传输率也称存储器得数据传输率、即即存储器总线宽度存储器总线宽度/存储周期存储周期,单位为位单位为位/秒秒51)1)信息存储及存储器编址信息存储及存储器编址(1)(1)存储字长与数据字长得概念存储字长与数据字长得概念 存储字长存储字长:主存得一个存储单元所包含得二进制位数主存得一个存储单元所包含得二进制位数 数据字长数据字长(字长字长):计算机一次能处理得二进制数得位数、计算机一次能处理得二进制数得位数、(2)(2)目前大多数计算机得主存采用按字节编址目前大多数计算机得主存采用按字节编址,而计算机得字长又包而计算机得字长又包含多个字节含多个字节,如如1616位字长、位字长、3232位字长和位字长和6464位字长位字长,所包含得字节数分所包含得字节数分别为别为2 2、4 4、8 8。4、1、3、主存中得数据存放主存中得数据存放62)2)大端大端(big-endian)(big-endian)和小端和小端(little-endian)(little-endian)数据存放方式数据存放方式 big-endian:big-endian:最高字节最高字节地址地址(最左边最左边)作为字地址作为字地址 (正常存放方式正常存放方式)MSBLSB0 1 2 3字节地址字节地址4 5 6 7字地址字地址04 little-endian:little-endian:最低字节最低字节地址地址(最右边最右边)作为字地址作为字地址MSBLSB0 1 2 3字节地址字节地址4 5 6 7字地址字地址04 68000 68000 采用大端采用大端,Intel,Intel采用小端采用小端,ARMARM两者都支持两者都支持7 数据存放方式数据存放方式 应用举例应用举例设某程序执行前设某程序执行前r0=0 x 11223344r0=0 x 11223344执行下列指令执行下列指令:r1=0 x100r1=0 x100 STR r0,r1 STR r0,r1 LDRB r2,r1 LDRB r2,r1执行后执行后:小端模式下小端模式下:r2=0 x44r2=0 x44大端模式下大端模式下:r2=0 x11r2=0 x1183)3)字节编址得存储器按边界对齐数据存放方法字节编址得存储器按边界对齐数据存放方法 若数据字长若数据字长3232位位,存储字长存储字长6464位。则半字长位。则半字长1616位位,双字长双字长6464位位 边界对齐得数据存放如下图所示。边界对齐得数据存放如下图所示。双字数据得起始地址得最末三位为双字数据得起始地址得最末三位为000000(8 8字节得整数倍字节得整数倍),表示访问一个表示访问一个6464位字长得字位字长得字,如果要访问其中得某字节或半字则用低三位中得部分位如果要访问其中得某字节或半字则用低三位中得部分位来选择来选择、单字数据得起始地址得最末二位为单字数据得起始地址得最末二位为0000(4 4字节得整数倍字节得整数倍)半字数据得起始地址得最末一位为半字数据得起始地址得最末一位为0 0(字节得整数倍字节得整数倍)字节字节半字半字双字双字单字单字半字半字半字半字字节字节64位位94、1、4、主存结构及其工作主存结构及其工作过程过程CPUCPU与存储器交换信息时与存储器交换信息时,先给出地址先给出地址,该地址经地址译码驱动器后选中该地址经地址译码驱动器后选中存储体中对应得存储单元存储体中对应得存储单元,然后由控制线路控制读出或写入。然后由控制线路控制读出或写入。读出时读出时,将选中得存储单元所存得数据送入数据寄存器将选中得存储单元所存得数据送入数据寄存器,原存储单元中原存储单元中得内容不变。得内容不变。CPUCPU从数据寄存器取走该数据进行指令所要求得处理。从数据寄存器取走该数据进行指令所要求得处理。写入时写入时,将将CPUCPU送来并已存放于数据寄存器中得数据写入选中得存储单送来并已存放于数据寄存器中得数据写入选中得存储单元元,原数据将被新数据所取代。原数据将被新数据所取代。104 4、存储系统层次结构、存储系统层次结构1)1)分级结构得提出分级结构得提出对存储系统追求得目标对存储系统追求得目标:大容量、快速度、低价格大容量、快速度、低价格2)2)分级结构分级结构CPUCACHE主存主存辅助存储器辅助存储器最后得效果最后得效果(左向右看左向右看):CacheCache得速度得速度,辅存得容量和价格辅存得容量和价格113)3)存储分级得理论基础存储分级得理论基础 ！程序得局部性原理程序得局部性原理 ,又包括又包括时间局部性和空间局部性时间局部性和空间局部性 时间局部性时间局部性 现在被访问得指令在不久得将来还将再次现在被访问得指令在不久得将来还将再次 被访问。被访问。12345时间局部性得程序结构体现时间局部性得程序结构体现:循环循环 空间局部性空间局部性 现在访问指令现在访问指令2 2,下一次访问得指令在下一次访问得指令在2 2得附近。得附近。空间局部性得程序结构体现空间局部性得程序结构体现:顺序顺序 4 4、2 2、1 SRAM(Static Random Access Memory)1 SRAM(Static Random Access Memory)工作原理工作原理1)1)基本存储单元基本存储单元 -存放一位二进制信息得电路存放一位二进制信息得电路(P116)(P116)2)SRAM2)SRAM存储单元结构及其工作原理存储单元结构及其工作原理工作管工作管:T T1 1、T T2 2负载管负载管:T T3 3、T T4 4门控管门控管:T T5 5、T T6 6、T T7 7、T T8 8Source:Source:源极源极 DrainDrain:漏极漏极GateGate:栅极栅极衬底一般与衬底一般与S S极相连极相连,与与G G极之间绝缘极之间绝缘,大多数情况下大多数情况下S S和和D D可互换可互换4 4、2 2半导体存储器半导体存储器大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流可以互相讨论下，但要小声点可以互相讨论下，但要小声点可以互相讨论下，但要小声点可以互相讨论下，但要小声点14写过程写过程行选通行选通 T T5 5、T T6 6 通通A A与与 D D 连通连通列选通列选通 T T7 7、T T8 8 通通 B B与与 D D 连通连通写写1 1得过程得过程D=1 D=1 A=1A=1 T T2 2 通通B=0 B=0 T T1 1 截止截止D D=0=0 B=0B=0 T T1 1截止截止A=1 A=1 T T2 2通通此时此时,T T1 1、T T2 2形成了稳态形成了稳态,A=1A=1、B=0B=0写写0 0得过程得过程D=0 D=0 A=0A=0 T T2 2截止截止B=1 B=1 T T1 1通通D D=1=1 B=1B=1 T T1 1 通通A=0 A=0 T T2 2 截止截止此时此时,T T1 1、T T2 2形成了稳态形成了稳态,B=1B=1、A=0A=0即即:六管静态存储单元就是以六管静态存储单元就是以T1T1和和T2T2构成得稳定互锁态保存信息构成得稳定互锁态保存信息15读过程读过程行选通行选通 T T5 5、T T6 6 通通A A与与 D D 连通连通列选通列选通 T T7 7、T T8 8 通通 B B与与 D D 连通连通读读1 1得过程得过程若原来保存得就是若原来保存得就是1 1,则此时则此时,D=1D=1、D D=0=0,D D和和D D外接一个读出放大器外接一个读出放大器,放放大器中得电流从大器中得电流从D D流向流向D D ,表示读出为表示读出为1 1读读0 0得过程得过程若原来保存得就是若原来保存得就是0 0,则此时则此时,D=0D=0、D D=1=1,D D和和D D外接一个读出放大器外接一个读出放大器,放放大器中得电流从大器中得电流从D D 流向流向 D D,表示读出为表示读出为0 0读出得内容就是通过外接在读出得内容就是通过外接在D D和和D D之间电流放大器中得电流得方向来判之间电流放大器中得电流得方向来判断断162SRAM存储器得结构存储器得结构17由上图知由上图知,SRAM存储器由下列部件构成存储器由下列部件构成:存储体存储体:存储单元得集合存储单元得集合地址译码器地址译码器:把二进制表示得地址把二进制表示得地址转换成输出电位转换成输出电位,驱驱动相应得读动相应得读写电路写电路,选择所需得存储单元。选择所需得存储单元。驱动器驱动器:I/O电路电路:控制选中单元得读控制选中单元得读/写和信号放大。写和信号放大。片选与读片选与读/写控制电路写控制电路:用于存储器得扩容。用于存储器得扩容。输出驱动电路输出驱动电路:用于多片输出得互连或与双向数用于多片输出得互连或与双向数据总线得连接。据总线得连接。18MN=164得存储器得内部结构得存储器得内部结构X译译码码器器Y译译码码器器1)译码结构与存储器中存储单元得组织译码结构与存储器中存储单元得组织采用不同得译码结构采用不同得译码结构,与存储体当中存储单元得排列有关与存储体当中存储单元得排列有关回顾存储单元得结构回顾存储单元得结构,其中有行、列地址其中有行、列地址,只有两者都选中只有两者都选中,该单元才会被选中。该单元才会被选中。单译码得存储器组织单译码得存储器组织:存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元译 码器双译码器得组织双译码器得组织:X译译码码器器Y译码器译码器存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元201)双译码结构分析双译码结构分析什么就是双译码什么就是双译码?将来自将来自CPU得地址线得地址线,分行和列分别送到两个译码器进行译码分行和列分别送到两个译码器进行译码、双译码得优点双译码得优点能够大大减少译码输出线能够大大减少译码输出线以以12位地址为例进行说明位地址为例进行说明:单译码时单译码时,12位地址译码输出得状态线为位地址译码输出得状态线为212=4096根根双译码时双译码时,设分为设分为X译码和译码和Y译码译码,各输入各输入6位位则译码输出得状态线总数为则译码输出得状态线总数为26+26=128根根显然显然,地址线得位数越多地址线得位数越多,采用双译码得效果越明显。采用双译码得效果越明显。对于小容量得存储器对于小容量得存储器,可以采用单译码可以采用单译码;对于大容量得存储器对于大容量得存储器,则必须采用双译码。则必须采用双译码。212 2、动态存储器、动态存储器 -DRAM-DRAM1)1)构成构成工作管工作管:T T1 1、T T2 2门控管门控管:T T5 5、T T6 6、T T7 7、T T8 8 2)2)信息得保存信息得保存:分布电容分布电容C1C1、C2C2上得电荷上得电荷3)3)写操作写操作:基本步骤同六管静态单元基本步骤同六管静态单元A=1 A=1 对对C2C2充电，充电，T2T2导通导通 B=0 B=0 对对C1C1放电，放电，T1T1截止截止 写写1A=0 A=0 对对C2C2放电，放电，T1T1导通导通 B=B B=B 对对C1C1充电，充电，T2T2截止截止 写写0224)4)读操作读操作(p112)(p112)通过通过T T9 9 T T1010给给D D线和线和D D线上得分布电线上得分布电容容C CD D、C CD D预充电预充电、读出信息读出信息:X X有效有效 T5T5、T6 T6 通通 Y Y有效有效 T7T7、T8 T8 通通 若原来写入为若原来写入为1 1则则C CD D 上得电荷经上得电荷经T T2 2泄漏泄漏 D D=0=0而而C CD D只向只向C C2 2微充电微充电 D=1 D=1 有有D D到到D D得电流得电流,即读出得为即读出得为“1 1”若原来写入为若原来写入为0 0则则C CD D 上得电荷经上得电荷经T T1 1泄漏泄漏 D=0D=0而而C CD D只向只向C C1 1微充电微充电 D D=1=1 有有D D到到D D得电流得电流,即读出得为即读出得为“0 0”235)5)还需要什么状态？还需要什么状态？5)5)刷新操作刷新操作 刷新原理刷新原理:对对C1C1、C2C2充电充电 只给字线只给字线 T5T5、T6T6导通导通 C CD D对对C2C2充电充电 或或C CD D对对C1C1充电。充电。即刷新就是按行进行即刷新就是按行进行,因此因此,必须知道动态存储器得内部行列结构。必须知道动态存储器得内部行列结构。一次刷新就是一次不完全得读操作。刷新地址由刷新计数器给出。一次刷新就是一次不完全得读操作。刷新地址由刷新计数器给出。需要刷新得原因需要刷新得原因:保存信息得电容保存信息得电容C1C1、C2C2上得电上得电荷维持得时间有限荷维持得时间有限(一般一般2ms)2ms)。246)6)三种刷新方式三种刷新方式(设刷新周期为设刷新周期为2ms2ms,存储矩阵采用存储矩阵采用128128128128结构结构,存储体存储体得读得读/写周期为写周期为0 0、5 5 s s )集中式刷新集中式刷新:将将2ms2ms得读写周期分成得读写周期分成2000/02000/0、5=40005=4000个读写时间段。前面个读写时间段。前面4000-128=38724000-128=3872个读写时间段用于读个读写时间段用于读/写写,后面后面128128个读写时间个读写时间段用于刷新段用于刷新,在此阶段在此阶段,不允许进行读写操作不允许进行读写操作,故称为死时间故称为死时间、38723872个读写周期个读写周期128128个刷新周期个刷新周期采用集中刷新得存储器平均读写周期采用集中刷新得存储器平均读写周期T=2ms/(4000 2ms/(4000 128)=0 128)=0、51655165 s s25分散刷新分散刷新将每一个存储周期分成两部分将每一个存储周期分成两部分,前一部分为读前一部分为读/写时间段写时间段,后一部分为刷后一部分为刷新时间段新时间段,对于本例得实际则就是存储器得读写周期变成了对于本例得实际则就是存储器得读写周期变成了1 1 s s,其中其中前前 0 0、5 5 s s为读为读/写时间写时间,0 0、5 5 s s为刷新时间。为刷新时间。20002000个读写周期个读写周期T=1 s26异步刷新异步刷新就是集中刷新和分散刷新得结合就是集中刷新和分散刷新得结合,将将2ms2ms分成分成128128个时间段个时间段,每段得时间为每段得时间为 2000/128=152000/128=15、5 5 s s,再将每段时间分成两部分再将每段时间分成两部分,其中前面得其中前面得15 15 s s用于读写用于读写,最后得最后得0 0、5 5 s s用于刷新。用于刷新。15.5 s15.5 sT=2ms/(4000128)=0、5165 s27三种刷新方式得比较三种刷新方式得比较集中刷新集中刷新:用于高速存储器中用于高速存储器中,但存在死时间但存在死时间分散刷新分散刷新:虽然不存在死时间虽然不存在死时间,但大大降低了存储体但大大降低了存储体 得速度得速度异步刷新异步刷新:既不存在死时间既不存在死时间,也保持了存储体得高速特性也保持了存储体得高速特性7)7)关于动态存储器刷新得几点说明关于动态存储器刷新得几点说明:不同材料及生产工艺得动态存储器得刷新周期不同不同材料及生产工艺得动态存储器得刷新周期不同(2ms(2ms、4ms4ms、8ms8ms等等)。刷新按行进行刷新按行进行,要知道存储体得行、列结构要知道存储体得行、列结构,即行译码器输出得线数即行译码器输出得线数,当当存储器就是由若干单体构成时存储器就是由若干单体构成时,以单体得容量为计算得依据以单体得容量为计算得依据,同时考虑双同时考虑双译码得原则。译码得原则。如由如由256K256K得存储体构成得存储体构成2M2M得存储器。行为得存储器。行为2 29 9,若由若由512K512K得单体构成得单体构成,则行则行可以就是可以就是2 29 9或或2 21010,但要说明。但要说明。刷新地址就是由专门得器件刷新地址就是由专门得器件-刷新地址计数器给出。刷新地址计数器给出。284、3 主存得组织及与主存得组织及与CPU得连接得连接存储元存储元(保存一位保存一位)行选列选如何由一位变为多位呢?构成内存得某一个存储单元29行(列)线公用,构成4位得一个存储单元该单元与外界得连线有？30X译译码码器器Y译码器译码器存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元存储单元译 码器单译码组织结构双译码组织结构31MN=164得存储器得内部结构得存储器得内部结构X译译码码器器Y译译码码器器3233n当存储芯片得容量和当存储芯片得容量和cpu 所要求得容量不匹配时所要求得容量不匹配时,该怎该怎么办？么办？n比如芯片就是比如芯片就是256K 8位得存储体位得存储体,而而cpu地址线宽度地址线宽度就是就是21,数据线宽度就是数据线宽度就是32,其对应得内存就是其对应得内存就是 2M 32位位,怎么处理？怎么处理？n要进行容量得扩展要进行容量得扩展,即用小容量得存储芯片去构造大容即用小容量得存储芯片去构造大容量得存储器量得存储器,以满足以满足CPU 得要求得要求341 1、SRAMSRAM存储器与存储器与CPUCPU得连接及扩展得连接及扩展1)1)需要连接得线需要连接得线 地址线地址线:地址线得数量与地址线得数量与CPUCPU要访问得主存空间有关要访问得主存空间有关;数据线数据线:数据线得数量与计算机字长有关数据线得数量与计算机字长有关;对于对于RAMRAM而言而言,控制线包括片选信号和读控制线包括片选信号和读/写控制写控制,而对于而对于ROMROM而言则只有而言则只有片选信号线。片选信号线。从上述连接线可检查存储扩展就是否正确从上述连接线可检查存储扩展就是否正确2)2)存储器扩展得种类存储器扩展得种类 位扩展位扩展:当数据位不足时当数据位不足时 字扩展字扩展:当空间不足时当空间不足时 字位同时扩展字位同时扩展:当数据位和存储体得空间均不足时使用当数据位和存储体得空间均不足时使用4 4、3 3 主存得组织及与主存得组织及与CPUCPU得连接得连接 35362 2、位扩展位扩展 仅进行位扩展时仅进行位扩展时,所需存储芯片得数量为所需存储芯片得数量为:L=L=存储器得数据位存储器得数据位 /存储芯片得数据位存储芯片得数据位 =8/2=4=8/2=4 当存储芯片得数据位小于当存储芯片得数据位小于CPUCPU对数据位得要求时对数据位得要求时,采用位扩展采用位扩展 将所有存储芯片得地址线、读写控制线并联同时分别与将所有存储芯片得地址线、读写控制线并联同时分别与CPUCPU得地址线得地址线和读写控制线连接和读写控制线连接;存储芯片得数据线依次与存储芯片得数据线依次与CPUCPU得数据线相连得数据线相连;所有芯片得片选控制线并所有芯片得片选控制线并联接低电平。联接低电平。例4、21024*21024*82、字扩展字扩展n当当CPU与存储芯片得数据位一致与存储芯片得数据位一致,而地址而地址线宽度不同时线宽度不同时,需要进行空间得扩展即字需要进行空间得扩展即字扩展。扩展。n例例4、3:用用16K*8位得芯片位得芯片,去构造内存去构造内存64K*8,并要完成与并要完成与CPU得对接得对接,并求出并求出每一个芯片在全局空间中得地址范围。每一个芯片在全局空间中得地址范围。所需芯片数量所需芯片数量:L=L=主存容量主存容量/存储体容量存储体容量 =(64K*864K*8)/(16K*816K*8)=4=4 =2 2(CPU(CPU地址线数地址线数-存储体地址线数存储体地址线数)将将CPUCPU多余地址送片选译码输多余地址送片选译码输入端、入端、CPUCPU每次只能选中一个每次只能选中一个存储芯片中得某个单元存储芯片中得某个单元、解:片选产生办法片选产生办法:线选法线选法全译码法全译码法部分译码法部分译码法39 不同存储体得全局地址范围不同存储体得全局地址范围体号体号 地址范围地址范围16进制值进制值A15A14 A13 -A00000 0,0 0 0 0,0 0 0 0,0 0 0 0 0000H 03FFFH001 1,1 1 1 1,1 1 1 1,1 1 1 11010 0,0 0 0 0,0 0 0 0,0 0 0 004000H07FFFH011 1,1 1 1 1,1 1 1 1,1 1 1 12100 0,0 0 0 0,0 0 0 0,0 0 0 08000H0BFFFH101 1,1 1 1 1,1 1 1 1,1 1 1 13110 0,0 0 0 0,0 0 0 0,0 0 0 00CFFFH0FFFFH111 1,1 1 1 1,1 1 1 1,1 1 1 1引例n用用256K 32位得存储体构造位得存储体构造 2M 32位得存储器位得存储器,并完成与并完成与CPU得连接得连接n解解:所需要得存储体得片数为所需要得存储体得片数为 nP=21024K256K=8片片分析分析:访问访问2M存储空间需要地址线存储空间需要地址线:21根根256K得存储体得地址线数得存储体得地址线数:18根根多余多余3根送片根送片选译码选译码由于就是由于就是32位数据位数据,就是就是8得得4倍倍,故使用故使用A1A0来表示来表示例例1、用、用256K8位得存储体构造位得存储体构造2M32位得存储器位得存储器,并完成与并完成与CPU得连接得连接分析分析:1)本例与引例有何不同本例与引例有何不同就是字位同时扩展就是字位同时扩展,(256K32位位V256K8位位)2)本例与引例有何联系本例与引例有何联系,这种联系对解答本题有何启示？这种联系对解答本题有何启示？最后存储器得容量相同最后存储器得容量相同,都就是都就是2M启示启示:如果先用如果先用256K8位得存储体构造成位得存储体构造成256K32位得存储体位得存储体则其余得解题方法同引例则其余得解题方法同引例所需要的存储体的片数为所需要的存储体的片数为P=21024K32256K8=32先用先用4片片256KX8位得存储体构成位得存储体构成256KX32得存储体得存储体再用引例中得方法即可再用引例中得方法即可,如下图所示。如下图所示。本题也可以直接表示成如下图所示得结构本题也可以直接表示成如下图所示得结构。46例例1 1 某计算机得主存地址空间中某计算机得主存地址空间中,从地址从地址0000H0000H -3FFFH-3FFFH 为为ROMROM存储区域存储区域,从从4000H-5FFFH4000H-5FFFH为保留地址区域为保留地址区域,暂时不用暂时不用,从从6000H-FFFFH6000H-FFFFH为为RAMRAM地址区域。地址区域。RAMRAM得控制信号为得控制信号为CS#CS#和和WE#WE#,CPUCPU得地址线为得地址线为A A1515-A-A0 0,数据线为数据线为D D7 7-D-D0 0,控制信控制信号有号有R/W#R/W#和访存请求和访存请求MREQ#MREQ#、如果如果ROMROM存储器芯片采用存储器芯片采用8K88K8得芯片得芯片,RAMRAM存存储器芯片采用储器芯片采用4K84K8得芯片得芯片,试画出存储器与试画出存储器与CPUCPU得连接图。得连接图。解解:地址空间分布分析地址空间分布分析:0000H0000H -3FFFH-3FFFH (16K):ROM(16K):ROM 011 1111 1111 1111 011 1111 1111 1111 000 0000 0000 0000=11 1111 1111 1111 000 0000 0000 0000=11 1111 1111 11114000H-5FFFH(8K):4000H-5FFFH(8K):保留区保留区6000H-FFFFH(40K):RAM6000H-FFFFH(40K):RAM区区(FFFFH-6000H=1001FFFFH-6000H=1001,11111111,11111111,1111=21111=21515+8K+8K)需要需要ROMROM得芯片数量为得芯片数量为:16K 816K 88K 88K 8=2=2需要需要RAMRAM得芯片数量为得芯片数量为:40K 840K 84K 84K 8=10=1047如何选择译码输入如何选择译码输入?以大容量得为目标以大容量得为目标(8k(8k单体单体),),此时送入译码器得输入地址线得数量为此时送入译码器得输入地址线得数量为:16 16 13=3 13=3 根根 共产生共产生8 8个译码输出线个译码输出线,每根译码输出线选择得内存每根译码输出线选择得内存空间范围就是空间范围就是:64K/8=8K64K/8=8K 每个片选译码线选择每个片选译码线选择8K8K得存储空间得存储空间 每个片选译码线选择每个片选译码线选择8K8K得存储空间得存储空间50如以小容量得为目标如以小容量得为目标(4K得单体得单体)此时送入译码器得输入地址线得数量为此时送入译码器得输入地址线得数量为:16 16 12=4 12=4 根根 共产生共产生1616个译码输出线个译码输出线,每根译码输出线选择得内存每根译码输出线选择得内存 空间范围就是空间范围就是:64K/16=4K64K/16=4K 显然显然,为了留出为了留出8K8K得保留区得保留区,必须预留出必须预留出2 2根片选信号根片选信号51以小容量得为目标以小容量得为目标,每个片选译码输出选择每个片选译码输出选择4K4K得存储范围得存储范围例例4CPU得地址总线共有得地址总线共有A15A0,双向数据总线双向数据总线8根根(D7D0),控制总线中与主存有关得信号就是控制总线中与主存有关得信号就是MREQ,R/W。主存地址空间分配如下主存地址空间分配如下:08191:为系统程序区为系统程序区,由由ROM组成组成8192-32767:为用户程序区为用户程序区,最最后后2K:地址空间为系统程序工作区。地址空间为系统程序工作区。上述地址为十进制上述地址为十进制,按字节编址。现有如下存储器供选用按字节编址。现有如下存储器供选用:EPROM:8Kx8位位(控制端仅有控制端仅有CS)SRAM:16Kx1、2Kx8、4Kx8、8Kx8设计该存储器得设计该存储器得,并与并与CPU相连。相连。解解:先画出主存地址空间分布图和分析译码器得处理先画出主存地址空间分布图和分析译码器得处理8K(EPROM)24K(SRAM)30K(空空)2K(SRAM)选用得芯片选用得芯片:EPROM:8Kx81片片SRAM:8Kx83片片2Kx81片片移码器得移码器得处理处理64K内存需要地址线内存需要地址线:16根根8K得存储体需要地址线得存储体需要地址线:13根根译码器得输入线译码器得输入线:3根根每个输出选择每个输出选择8K保留区和保留区和2K容量特殊容量特殊画图分析画图分析 体号体号地址范围地址范围16进制值进制值A15A14A13A12A0R O M 100000000000000000000H01FFFH0001111111111111RAM1001000000000000002000H03FFFH0011111111111111RAM2010000000000000004000H05FFFH0101111111111111RAM3011000000000000006000H07FFFH0111111111111111RAM4100000000000000008000H09FFFH1001111111111111RAM51010000000000000A000HBFFFH1011111111111111RAM61100000000000000C000HDFFFH1101111111111111RAM71110000000000000E000HFFFFH1111111111111111体号体号地址范围地址范围16进制值进制值A15A14A13A12A11A10A0RAM71110000000000000E000HE7FFH111111111111110100000000000E8FFH0EFFFH111111111111111000000000000F000HF7FFH111111111111111100000000000F800HFFFFH11111111111可见可见,只有当只有当A12A11=11得时得时,才能选中最后得才能选中最后得2K原方案中原方案中,当地址为当地址为E000HE7FFH、E8FFH0EFFFH和和F000HF7FFH也能选中也能选中RAM3,这与题意不相符合。这与题意不相符合。因此因此,对对RAM4得片选还要做修改得片选还要做修改584 4、4 4 并行存储器并行存储器1 1、问题得提出、问题得提出 (1)CPU(1)CPU和主存速度上存在差异和主存速度上存在差异 (2)(2)一个一个CPUCPU周期内需要多个存储字周期内需要多个存储字2、几种解决问题得方法、几种解决问题得方法 (1)主存采用更高速得材料主存采用更高速得材料,缩短读写时间缩短读写时间;或增加存或增加存储器字长储器字长 (2)采用并行操作得双端口存储器采用并行操作得双端口存储器 (3)在在CPU和主存间插入高速缓冲存储器和主存间插入高速缓冲存储器(Cache)(4)在每个存储周期中存取几个字在每个存储周期中存取几个字2 2、双端口存储器、双端口存储器构造及工作原理构造及工作原理:具有相互独立得两组读具有相互独立得两组读/写控制电路写控制电路,正常情况下各自独立进行读正常情况下各自独立进行读/写写 左右读左右读/写不同单元时不发生冲突写不同单元时不发生冲突 左右同时存取同一个单元时左右同时存取同一个单元时,发生读写发生读写冲突冲突、此时此时,由判断逻辑来延时一个由判断逻辑来延时一个读写控制器得工作并设该端口读写控制器得工作并设该端口、BUSY=0.BUSY=0.603 3、多体交叉存储器、多体交叉存储器(低位低位)1)1)多体交叉存储器得结构多体交叉存储器得结构由由2 2n n个容量相同存储器得组成个容量相同存储器得组成,各有自各有自己得读己得读 写线路、地址寄存器、数据寄写线路、地址寄存器、数据寄存器存器;各模块得读写过程将重叠进行各模块得读写过程将重叠进行,对于每对于每个模块而言个模块而言,读写时间不变读写时间不变,但对但对CPUCPU而而言言,在一个存储周期内连续访问四个模在一个存储周期内连续访问四个模块块;用用CPUCPU得高位连接存储芯片得地址得高位连接存储芯片得地址;就是一种并行存储器结构就是一种并行存储器结构对于对于m m体低位交叉存储器而言体低位交叉存储器而言,连续读连续读m m 个字得时间个字得时间:t1=T+(m t1=T+(m 1)1)不采用多体交叉时读不采用多体交叉时读m m 个字得时间个字得时间:t1=Tm t1=Tm 612)2)低位多体交叉方式下得数据特征低位多体交叉方式下得数据特征相邻地址分布在不同存储体中相邻地址分布在不同存储体中同一存储体中得地址不相邻同一存储体中得地址不相邻四片得地址通项公式分别为四片得地址通项公式分别为:4i+0 4i+0 、4i+14i+1、4i+24i+2、4i+34i+3能在一个存储周期内存取多个字能在一个存储周期内存取多个字62例例2 2 设计算机字长设计算机字长6464位位,存储器容量为存储器容量为128MW,128MW,采用模采用模8 8得存储器交得存储器交叉方式组织叉方式组织(低位低位)、存储周期存储周期T=200ns,T=200ns,数据总线宽度为数据总线宽度为6464位位,总总线传输周期线传输周期=50ns,=50ns,计算存储器最高带宽。计算存储器最高带宽。解解:交叉方式下交叉方式下,连续读连续读8 8个字所需要得时间个字所需要得时间t=T+7t=T+7=550ns=550ns则则,交叉方式下存储器带宽交叉方式下存储器带宽 =64*8/t=64*8/t =64*8/550ns =64*8/550ns =9 =9、3131 10108 8bpsbps634 4、5 5 高速缓冲存储器高速缓冲存储器1 1、程序访问得局部性原理程序访问得局部性原理 时间局部性时间局部性:针对同一个数据得多次访问针对同一个数据得多次访问 空间局部性空间局部性:针对一个数据块中得不同数据针对一个数据块中得不同数据例例3 3、以下程序以下程序A A和和B B中中,哪一个对数组哪一个对数组A20482048A20482048访问得空间局部性访问得空间局部性更好？时间局部性呢？变量更好？时间局部性呢？变量sumsum得空间局部性和时间局部性如何？对于得空间局部性和时间局部性如何？对于指令来说指令来说,forfor循环体得空间局部性和时间局部性如何？循环体得空间局部性和时间局部性如何？64(1)(1)数组数组A A:访问顺序为访问顺序为A00,A01,A00,A01,A02047;,A02047;与存放顺序一致与存放顺序一致,故空间局部性好！故空间局部性好！但每个但每个AijAij只被访问一次只被访问一次,故时间局部性差！故时间局部性差！(2)(2)变量变量sumsum:单个变量不考虑空间局部性单个变量不考虑空间局部性;每次循环都要访问每次循环都要访问sumsum,所以其时间局部性较好！所以其时间局部性较好！(3)for(3)for循环体循环体:循环体内指令按序连续存放循环体内指令按序连续存放,所以空间局部性好！所以空间局部性好！循环体被连续重复执行循环体被连续重复执行2048x20482048x2048次次,所以时间局部性好！所以时间局部性好！65程序段程序段B B得时间局部性和空间局部性分析得时间局部性和空间局部性分析(1)(1)变量变量sumsum:(:(同程序同程序A A)(2)for(2)for循环体循环体:(:(同程序同程序A A)(3)(3)数组数组A A:访问顺序为访问顺序为A00-A20470;A00-A20470;与存放顺序不一致与存放顺序不一致,每次跳过每次跳过20482048个单元个单元,若主存与若主存与CacheCache之间交换信息得块小之间交换信息得块小于于2K