计算机组成原理试卷答案.doc

计算机组成原理 复习资料

一、名词解释：
异步控制方式: 异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。
向量地址: 是存放服务程序入口地址的存储单元地址，它由硬件形成
多重中断: 即指CPU 在处理中断的过程中，又出现了新的中断请求，此时若CPU 暂停现行的中断处理，转去处理新的中断请求，即多重中断
CMDR: 控制存储器地址寄存器
总线判优: 是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线。系统的并行性:
进位链: 是传递进位的逻辑电路
间接寻址: 有效地址是由形式地址间接提供的
微操作命令和微操作: 微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。
快速缓冲存储器: 为了提高访存速度，在CPU和主存之间增设的高速存储器，
基址寻址: 有效地址等于形式地址加上基址寄存器的内容。
流水线中的多发技术: 为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果
指令字长: 一条指令的二进制代码位数
周期窃取: DMA 方式中由DMA 接口向CPU 申请占用总线，占用一个存取周期。
双重分组跳跃进位: n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
硬件向量法: 是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。
总线: 是连接多个部件的信息传输线，是各个部件共享的传输介质。
指令流水: 是改变各条指令按顺序串行执行的规则,使机器在执行上一条指令的同时,取出下一条指令,即上一条指令的执行周期和下一条指令的取指周期同时进行。
寻址方式: 是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件紧密相关，而且直接影响指令格式和指令功能。
微程序控制: 采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。
RISC: 即精简指令系统计算机
存储器带宽: 指单位时间内从存储器进入信息的最大数量。
中断隐指令及功能: 中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。
机器字长: CPU能同时处理的数据位数
时钟周期: 节拍，时钟频率的倒数，机器基本操作的最小单位。
向量地址: 中断方式中由硬件产生向量地址，可由向量地址找到入口地址。
系统总线: 是指CPU、主存、I/O（通过I/O 接口）各大部件之间的信息传输线。按传输信息的不同，又分数据总线、地址总线和控制总线。
机器指令: CPU能直接识别并执行的指令，它的表现形式是二进制编码。
超流水线: 是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。
超标量: 指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。
填空题
1．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 停止 CPU 访问主存 、周期挪用 和 DMA 和CPU 交替访问主存 。
2．一个总线传输周期包括 申请分配阶段 、 寻址阶段 、 传数阶段 和 结束阶段 四个阶段。
3．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
4．在组合逻辑控制器中，微操作控制信号由指令操作码、时序和状态条件决定。
5．CPU从主存取出一条指令并执行该指令的时间叫 指令周期 ，它通常包含若干个 机器周期 ，而后者又包含若干个 节拍 。 机器周期 和 节拍 组成多级时序系统。
6．I/O与主机交换信息的控制方式中，程序查询方式CPU和设备是串行工作的。 DMA 和 程序中断 方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。
7．I/O与主机交换信息的方式中，程序查询方式和中断方式都需通过程序实现数据传送，其中程序查询方式体现CPU与设备是串行工作的。
8．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中。
9．在总线的异步通信方式中，通信的双方可以通过不互锁、 半互锁和 全互锁 三种类型联络。
10．在微程序控制器中，一条机器指令对应一个 微程序 ，若某机有38条机器指令，通常可对应 41个微程序 。
11．完成一条指令一般分为 取指 周期和 执行 周期，前者完成 取指令和分析指令 操作，后者完成 执行指令 操作。
12．在写操作时，对Cache与主存单元同时修改的方法称作 写直达法 ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 回法 。
13．在小数定点机中，采用1位符号位，若寄存器内容为10000001，当它分别表示为原码、补码和反码时，其对应的真值分别为-0 、 -1 和-120/128（均用十进制表示）。
14．指令寻址的基本方式有两种，一种是 顺序 寻址方式，其指令地址由 程序计数器 给出，另一种是 跳跃 寻址方式，其指令地址由 指令本身 给出。
15．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60ns﹑T2 = 50ns﹑T3 = 90ns﹑T4 = 80ns。则加法器流水线的时钟周期至少为90ns。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为280ns。
16．按序写出多重中断的中断服务程序包括保护现场、 开中断 、 设备服务、恢复现场 和中断返回几部分。
17．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 基地址 ， 指令提供 偏移量 ； 而在变址寻址中，变址寄存器提供 偏移量，指令提供基地址 。
18 .影响流水线性能的因素主要反映在访存冲突和相关问题两个方面。
19．利用 输出输入 指令进行输入输出操作的I/O编址方式为统一编址。
20．主存—辅存和 缓存—主存 组成存储系统的层次结构。

选择题
1．一条指令中包含的信息有 。
A．操作码、控制码；B．操作码、向量地址；C√．操作码、地址码。
2．在各种异步通信方式中，______速度最快。
A．全互锁； B．半互锁； C√．不互锁。
3．一个512KB的存储器，其地址线和数据线的总和是______。
A．17； B√．19； C．27。
4．在下列因素中，与Cache的命中率无关的是　　 。
A．Cache块的大小；B．Cache的容量；C√．主存的存取时间。
5．在计数器定时查询方式下，若计数从0开始，则______。
A√．设备号小的优先级高；B．每个设备使用总线的机会相等；
C．设备号大的优先级高。
6．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作　　　。
A．直接映象；B√．全相联映象；C．组相联映象。
7．中断服务程序的最后一条指令是______。
A．转移指令； B．出栈指令；C√．中断返回指令。
8．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是______。
A．字段直接编码；B√．直接编码；C．混合编码。
9．在取指令操作之后，程序计数器中存放的是______。
A．当前指令的地址；B．程序中指令的数量；C√．下一条指令的地址。
10．以下叙述中______是正确的。
A√．RISC机一定采用流水技术；B．采用流水技术的机器一定是RISC机；
C．CISC机一定不采用流水技术。
11．在一地址格式的指令中，下列 是正确的。
A．仅有一个操作数，其地址由指令的地址码提供；B√．可能有一个操作数，也可能有两个操作数；C．一定有两个操作数，另一个是隐含的。
12．在浮点机中，判断原码规格化形式的原则是______。
A．尾数的符号位与第一数位不同；B√．尾数的第一数位为1，数符任意；
C．尾数的符号位与第一数位相同；D．阶符与数符不同。
13．I/O采用不统一编址时，进行输入输出操作的指令是______。
A．控制指令； B．访存指令； C√．输入输出指令。
14．寻址便于处理数组问题。
A．间接寻址；B√．变址寻址；C．相对寻址。
15．超标量技术是______。
A．缩短原来流水线的处理器周期；B√．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。
16．以下叙述中______是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B√．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的。
17．I/O与主机交换信息的方式中，中断方式的特点是______。
A．CPU与设备串行工作，传送与主程序串行工作；
B√．CPU与设备并行工作，传送与主程序串行工作；
C．CPU与设备并行工作，传送与主程序并行工作。
18．用户与计算机通信的界面是______。
A．CPU；B√．外围设备；C．应用程序；D．系统程序。
19．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。
A．立即数和栈顶； B．暂存器；C√．栈顶和次栈顶；D．程序计数器自动加+1。
20．主机与设备传送数据时，采用______，主机与设备是串行工作的。
A√．程序查询方式；B．中断方式；C．DMA方式；D．通道。
21．计算机中有关ALU的描述，______是正确的。
A．只做算术运算，不做逻辑运算；B．只做加法；
C．能存放运算结果；D√．以上答案都不对。
22．所谓三总线结构的计算机是指______。
A．地址线、数据线和控制线三组传输线。
B√．I/O总线、主存总统和 DMA总线三组传输线；
C．I/O总线、主存总线和系统总线三组传输线；
D．以上都不对。
23．集中式总线控制中，______方式对电路故障最敏感。
A√．链式查询；B．计数器定时查询；C．独立请求；D．总线式。
24．以下叙述______是正确的。
A．外部设备一旦发出中断请求，便立即得到CPU的响应；
B．外部设备一旦发出中断请求，CPU应立即响应；
C√．中断方式一般用于处理随机出现的服务请求；
D．程序查询用于键盘中断。
25．下列______种说法有误差。
A．任何二进制整数都可用十进制表示；B．任何二进制小数都可用十进制表示；
C．任何十进制整数都可用二进制表示；D√．任何十进制小数都可用二进制表示。
26．指令寄存器的位数取决于______。
A．存储器的容量；B√．指令字长；C．机器字长；D．存储字长。
27．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。
A√．同步控制；B．异步控制；C．联合控制；D．人工控制。
28．CPU中的译码器主要用于______ 。
A．地址译码；B√．指令译码；C．选择多路数据至ALU；D．数据译码。
29．直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A√．PC； B．地址寄存器；C．累加器；D．ALU。
30．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是______。
A．直接、立即、间接；B．直接、间接、立即；
C√．立即、直接、间接；D．立即、间接、直接。
31．存放欲执行指令的寄存器是______。
A．MAR；B．PC；C．MDR；D√．IR。
32．在独立请求方式下，若有N个设备，则______。
A．有一个总线请求信号和一个总线响应信号；
B√．有N个总线请求信号和N个总线响应信号；
C．有一个总线请求信号和N个总线响应信号；
D．有N个总线请求信号和一个总线响应信号。
33．下述说法中______是正确的。
A．半导体RAM信息可读可写，且断电后仍能保持记忆；
B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；
C√．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。
34．DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作______。
A．停止CPU访问主存；B√．周期挪用；C．DMA与CPU交替访问；D．DMA。
35．计算机中表示地址时，采用______ 。
A．原码；B．补码；C．反码；D√．无符号数。
36．采用变址寻址可扩大寻址范围，且______。
A．变址寄存器内容由用户确定，在程序执行过程中不可变；
B．变址寄存器内容由操作系统确定，在程序执行过程中可变；
C√．变址寄存器内容由用户确定，在程序执行过程中可变；
D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；
37．由编译程序将多条指令组合成一条指令，这种技术称做_______。
A．超标量技术；B．超流水线技术；C√．超长指令字技术；D．超字长。
38．微程序放在______中。
A．存储器控制器；B√．控制存储器；C．主存储器；D．Cache。
39．在CPU的寄存器中，______对用户是完全透明的。
A．程序计数器；B√．指令寄存器；C．状态寄存器；D．通用寄存器。
40．运算器由许多部件组成，其核心部分是______。
A．数据总线；B√．算术逻辑运算单元；C．累加寄存器；D．多路开关。
41．DMA接口______。
A．可以用于主存与主存之间的数据交换；B√．内有中断机制；
C．内有中断机制，可以处理异常情况；D．内无中断机制
42．CPU响应中断的时间是______。
A．中断源提出请求；B．取指周期结束；C√．执行周期结束；D．间址周期结束。
43．直接寻址的无条件转移指令功能是将指令中的地址码送入______。
A√．PC；B．地址寄存器；C．累加器；D．ALU。
44．一个16K×32位的存储器，其地址线和数据线的总和是______。
A．48；B√．46；C．36；D．32．
45．以下叙述中错误的是______。
A．指令周期的第一个操作是取指令；B√．为了进行取指令操作，控制器需要得到相应的指令；C．取指令操作是控制器自动进行的；
D．指令第一字节含操作码。
46．主存和CPU之间增加高速缓冲存储器的目的是______。
A√．解决CPU和主存之间的速度匹配问题；B．扩大主存容量；
C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。
47．以下叙述______是错误的。
A√．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；
B．DMA和CPU必须分时使用总线；
C．DMA的数据传送不需CPU控制；D．DMA中有中断机制。
48．______可区分存储单元中存放的是指令还是数据。
A．存储器；B．运算器；C√．控制器；D．用户。
49．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。
A．128K；B√．64K；C．64KB；D．128KB。
50．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示 -1，补码可以表示 -1；B√．三种机器数均可表示 -1；
C．三种机器数均可表示 -1，且三种机器数的表示范围相同；
D．三种机器数均不可表示 -1。
51．变址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；
C√．变址寄存器内容加上形式地址；D．以上都不对。
52．向量中断是______。
A．外设提出中断；B．由硬件形成中断服务程序入口地址；C√．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D．以上都不对。
53．一个节拍信号的宽度是指______。
A．指令周期；B．机器周期；C√．时钟周期；D．存储周期。
54．隐指令是指______。
A．操作数隐含在操作码中的指令；B．在一个机器周期里完成全部操作的指令；
C．指令系统中已有的指令；D√．指令系统中没有的指令。
55．DMA方式______。
A．既然能用于高速外围设备的信息传送，也就能代替中断方式；B√．不能取代中断方式；C．也能向CPU请求中断处理数据传送；D．内无中断机制。
56．在中断周期中，由______将允许中断触发器置“0”。
A．关中断指令；B．机器指令；C．开中断指令；D√．中断隐指令。
57．在单总线结构的CPU中，连接在总线上的多个部件______。
A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；
B√．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；
C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；
D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。
58．在间址周期中，______。
A．所有指令的间址操作都是相同的；
B．凡是存储器间接寻址的指令，它们的操作都是相同的；
C√．对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；
D．以上都不对。
59．下述说法中______是正确的。
A．EPROM是可改写的，因而也是随机存储器的一种；
B√．EPROM是可改写的，但它不能用作为随机存储器用；
C．EPROM只能改写一次，故不能作为随机存储器用；
D．EPROM是可改写的，但它能用作为随机存储器用。
60．打印机的分类方法很多，若按能否打印汉字来区分，可分为______。
A．并行式打印机和串行式打印机；B．击打式打印机和非击打式打印机；
C√．点阵式打印机和活字式打印机；D．激光打印机和喷墨打印机。

简答题
1．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。
（1）画出一地址指令格式并指出各字段的作用；
（1）一地址指令格式为
OP
M
A
OP 操作码字段，共7 位，可反映120 种操作；
M 寻址方式特征字段，共3 位，可反映5 种寻址方式；
A 形式地址字段，共16 – 7 – 3 = 6 位 （1 分）
（2）该指令直接寻址的最大范围（十进制表示）；
直接寻址的最大范围为26 = 64
（3）一次间址的寻址范围（十进制表示）；
由于存储字长为16 位，故一次间址的寻址范围为216 = 65536
（4）相对寻址的位移量（十进制表示）。
相对寻址的位移量为 – 32 ~ + 31
2．控制器中常采用哪些控制方式，各有何特点？
答：控制器常采用同步控制、异步控制和联合控制。（1 分）
同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O 操作，则采用异步控制。
3．指出零的表示是唯一形式的机器数，并写出其二进制代码（机器数字长自定）。
答：补码 0.0000000 移码 1.0000000
4．除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统各自可采用什么方法提高机器速度，各举一例简要说明。
答：存储器：采用多体交叉存储器 运算器：采用快速进位链
控制器：采用指令流水 I/O 系统：采用DMA 方式
5．总线通信控制有几种方式，简要说明各自的特点。
答：同步通信：通信双方由统一时标控制数据传送
异步通信：采用应答方式通信。半同步通信：统一时钟，可插入等待信号
分离式通信：都是主设备，充分发挥总线的有效占用。
6．以I/O设备的中断处理过程为例，说明一次程序中断的全过程。
答：一次程序中断大致可分为五个阶段。
中断请求 中断判优 中断响应 中断服务 中断返回
7．完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。
答： 总线在完成一次传输周期时，可分为四个阶段：
申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；
寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；
传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；
结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。
8．除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。
答：针对存储器，采用高速芯片
针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；
针对存储器，可以采用多体并行结构提高整机的速度；
针对控制器，可以通过指令流水设计技术提高整机的速度；
针对控制器，可以通过超标量设计技术提高整机的速度；
针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；
针对I/O 系统，可以运用DMA 技术不中断现行程序，提高CPU 的效率。
9．CPU包括哪几个工作周期？每个工作周期的作用是什么。
答：取指周期是为了取指令 间址周期是为了取有效地址
执行周期是为了取操作数 中断周期是为了保存程序断点
10．什么是指令周期、机器周期和时钟周期？三者有何关系?
答：指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。
11.程序查询方式和程序中断方式都要由程序实现外围设备的输入/输出，它们有何不同？
答：程序查询方式是用户在程序中安排一段输入输出程序，它由I/O 指令、测试指令和转移指令等组成。CPU 一旦启动I/O 后，就进入这段程序，时刻查询I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。
程序中断方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU 启动I/O 后，继续自身的工作，不必查询I/O 的状态。而I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。
12．什么是计算机的主频，主频和机器周期有什么关系？
.答：一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干个时钟周期。
13. 冯·诺依曼计算机的特点是什么？
    冯氏计算机的特点是：
    1 由运算器、控制器、存储器、输入设备、输出设备五大部件组成；
    2 指令和数据以同一形式（二进制形式）存于存储器中；
    3 指令由操作码、地址码两大部分组成；
    4 指令在存储器中顺序存放，通常自动顺序取出执行；
    5 以运算器为中心（原始冯氏机）。

14、指令和数据都存于存储器中,计算机如何区分它们？
计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。
    另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址
15、什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？
总线是多个部件共享的传输部件。
    总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。
    为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。

16、说明存取周期和存取时间的区别。
存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：
    存取周期 = 存取时间 + 恢复时间

17. 什么叫刷新？为什么要刷新？说明刷新有几种方法。
动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在一定时间（2ms）内，将所存信息读出再重新写入（恢复），这一过程称作刷新，刷新是一行一行进行的，由CPU自动完成。
18、I/O有哪些编址方式？各有何特点？
I/O的编址方式有独立编址和统一编址两种方式
1.独立编址(专用的I/O端口编址)----存储器和I/O端口在两个独立的地址空间中
(1)优点：I/O端口的地址码较短，译码电路简单，存储器同I/O端口的操作指令不同，程序比较清晰；存储器和I/O端口的控制结构相互独立，可以分别设计
(2)缺点：需要有专用的I/O指令，程序设计的灵活性较差
2.统一编址(存储器映像编址)----存储器和I/O端口共用统一的地址空间，当一个地址空间分配给I/O端口以后，存储器就不能再占有这一部分的地址空间
(1)优点：不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵活；由于I/O端口的地址空间是内存空间的一部分，这样，I/O端口的地址空间可大可小，从而使外设的数量几乎不受限制
(2)缺点：I/O端口占用了内存空间的一部分，影响了系统的内存容量；访问I/O端口也要同访问内存一样，由于内存地址较长，导致执行时间增加
19、在什么条件下，I/O设备可以向CPU提出中断请求？
I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。

20、什么是中断允许触发器？它有何作用？
解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。

21、 （1）画出主机框图（要求画到寄存器级）；

ACC
MQ
ALU
X
运算器
C U

控制

单元
IR
PC
控制器
存

储

体
MDR
MAR
主存储体

I/O
CPU

（2）若存储器容量为64K×32位，指出图中各寄存器的位数；
ACC
MQ
ALU
X
IR
MDR
PC
MAR
32
32
32
32
32
32
16
16
（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。
(3)T0 PC→MAR 1→R
T1 M(MAR)→MDR (PC)+1→PC
T2 MDR→IR OP(IR)→ID
T0 Ad(IR)→MAR 1→W
T1 AC→MDR
T2 MDR→M(MAR)
22．画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。

以数据输入为例，具体操作如下：（4分）
① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）；
② 设备向DMA接口发请求（DREQ）；
③ DMA接口向CPU申请总线控制权（HRQ）；
④ CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；
⑤ 将DMA 主存地址寄存器中的主存地址送地址总线；
⑥ 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备；
⑦ 将DMA 数据缓冲寄存器的内容送数据总线；
⑧ 命令存储器作写操作；
⑨ 修改主存地址和字计数值；
⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出）， 则向CPU 申请程序中断，标志数据块传送结束。
23．已知接收到的海明码为01001011（搂按配偶原则配置），试问欲传送的信息是什么？

24．在ＤＭＡ方式中有没有中断请求？为什么？

25．在中断系统中ＩＮＴＲ、ＩＮＴ、ＥＩＮＴ三个触发器各有什么作用？

计算题
1、已知：A = ，B = 求：[A+B]补、[A-B]补
答：由A =-11/16=-0.1011，B =-7/16=-0.011
得 [A]补 = 1.0101，[B]补 = 1.1001
∴ [A+B]补 = [A]补 = 1.0101
+[B]补 = 1.1001
1
0.1110

丢掉
两操作数符号均为1，结果的符号为0，故为溢出。
2、设机器数字长为8位（含一位符号位在内），若A = +10，B = +28，求 [A-B]补并还原成真值。
答：∵ A = +10 = +0001010，B = +28 = +0011100
∴ [A]补 = 0,0001010，[B]补 = 0,0011100，[-B]补 = 1,1100100
则[A-B]补 = [A]补 + [-B]补 = 0,0001010
+1,1100100
1,1101110
∴ [A-B]补 = 1,1101110 故 A-B = -0010010 = -18
3、已知：两浮点数x = 0.01111×210，y = 0.101111×201 求：x + y
答：x、y在机器中以补码表示为
[x]补 = 00,10; 00.1111 [y]补 = 00,01; 00.101111
① 对阶 [△j]补 = [jx]补- [jy]补 =
即△j = 1，表示y的阶码比x的阶码小1，因此将y的尾数向右移1位，阶码
4、设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？
答：根据主频为8MHz ，得时钟周期为1/8 = 0.125ms，机器周期为0.125×2 = 0.25ms，指令周期为0.25×2.5 = 0.625ms。
（1）平均指令执行速度为1/0.625 = 1.6MIPS。
（2）若机器主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125×4×5 = 2.5ms ，故平均指令执行速度为1/2.5 = 0.4MIPS。
5、设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？
答： 因为216 = 65536 则±6万的十进制数需16位二进制数表示。
对于尾数为16位的浮点数，因16需用5位二进制数表示，即 (16)十 = (10000)二， 故除阶符外，阶码至少取5位。为了保证数的最大精度，最终阶码取5位，尾数取32-1-1-5 = 25位。按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。
6、设机器A的主频为8MHz，机器周期含4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期。每个指令周期包含几个机器周期？如果机器B的主频为12MHz，且机器周期也含4个时钟周期，试问B机的平均指令执行速度为多少MIPS？
答：根据机器A 的主频为8MHz，得时钟周期为= 1/8MHz=0.125μs
（1）机器周期 = 0.125×4 = 0.5μs
（2）平均指令执行时间是=1/0.4= 2.5μs
（3）每个指令周期含= 2.5/0.5=5 个机器周期
（4）在机器周期所含时钟周期数相同的前提下，两机平均指令执行速度与它们的主频有关， 即 A机的平均指令速/B机的平均指令速＝A机主频/B机主频
则B 机的平均指令执行速度= 0.4MIPS×12MHz/8MHz=0.6MIPS
7、设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？
答：【解】 因为216 = 65536 则±6 万的十进制数需16 位二进制数表示。
对于尾数为16 位的浮点数，因16需用5位二进制数表示，即 (16)10 = (10000)2，
故除阶符外，阶码至少取5 位。为了保证数的最大精度，最终阶码取5 位，尾数取32-1-1-5=25位。按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。
8、在一个8位的总线系统中，若时钟频率为100MHz，总线传输周期为5个时钟周期，每一个总线传周期可传送一个字，试计算总线的数据传输率。
8.根据总线时钟频率为100MHz，得1个时钟周期为1/100MHz=0.01us
总线传输周期为0.01us×5＝0.05us 由于总线的宽度为8位＝2B（字节）
故 总线的数据传输率为2B/（0.05us）＝40MBps。

设计题：
见书中P91, 4.2.5存储器与CPU的连接