存储器组织.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,存储器组织及译码,问题引入：,通常存储芯片在位数或字长方面与实际存储器的要求有很大差距，所以当需要大容量的存储器时，需要对存储器在字和位两方面进行扩展。,一、存储器扩展,1,、位扩展,位扩展,:,位扩展是指只进行位数扩展,而芯片的字数和存储器的字数是一致的。,所需芯片的数量：,假设芯片容量为,Mk*n,位，要组成一个,Mk*N,位的存储器，则需要,N/n,片芯片。,连接方法：,将各存储芯片的地址线，片选线和读,/,写控制线相应地并联起来，而将各芯片的数据线单独列出。,例,:,用,8K*1,的存储器芯片扩充为,8k*8,的存储器。,2.,字扩展,字扩展,:,字扩展是指仅在字方向上进行扩展,而位数不变。,所需芯片的数量：,假设,Nk*n,位，要组成一个存储容量为,MK*n,位的存储器，则需要,M/N,片芯片。,连接方法：,将各芯片的地址线、,数据线,、读,/,写控制线并联,由片选信号来区分各个芯片,。,例,:,用,16K*8,芯片扩展成,64K*8,的存储器。,3.,字和位同时扩展,所需芯片的数量：,假设芯片存储容量为,mK*n,位，要组成一个存储容量为,MK*N,位的存储器,则所需芯片数为,(M/N)*(N/n),。,连接方法：,将位扩展和字扩展所用方法进行综合。,例：,用,2114,（,1K*4,位）,SRAM,芯片组成一个容量为,4K*8,位的半导体存储器。地址总线,A15A0,，双向数据总线,D7D0,，读,/,写信号线,R/W,（为高电平表示“读”，为低电平表示“写”）。,64KB,1K*4,1K*4,1K*4,1K*4,1K*4,1K*4,1K*4,1K*4,4K,4K,地址空间,片选,芯片地址,A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,不用,3,、连接芯片,解：,1,、计算芯片数量,（,4/1,）*（,8/4,）,=8,数据线的连接,地址线的连接,读写信号线的连接,片选信号线的连接,2,、地址分配与片选逻辑,2114,2114,2114,2114,2114,2114,2114,2114,D3D0,D7D4,A9A0,R/W,A11/A10,/A11 A10,/A11/A10,A11 A10,二、半导体存储器与,CPU,的连接,连接原则：,CPU,存储器,低位地址线 片内地址线,高位地址线,译码器 片选,MREQ,数据线 数据线,控制线：,/MEMR /OE,/MEMW /WE,问题引入：,一个存储器系统通常由多片,RAM,、,EPROM,等芯片组成，每块芯片都有一定的存储容量，占有一定的存储空间，那么每块存储器芯片应如何分配地址空间呢？这就是,地址译码,所要解决的问题。,通常包括两方面的内容,：,对部分高位地址总线进行译码，产生片选信号以实现正确的存储器芯片片选控制。,低位地址总线的连接，用以实现芯片内部存储单元的正确选择。,三、存储器地址译码方式及译码电路,1,、,全译码片选法,将低位地址总线直接连接至各芯片的地址线外，对余下的所有高位地址总线进行译码，并把译码输出作为各芯片的片选信号。,FFFFFH,FE000H,00000H,EPROM2764,8KB,空间,例：,2764EPROM,芯片，容量为,8KB,，假定,CPUA0A19,共,20,条地址线，可直接寻址的存储空间为,1MB,，若,2764,占有的地址空间为,FE000HFFFFFH,，问应与,CPU,如何连线？,8K,字节空间,8K,字节空间,81FFFH,80000H,01FFFH,00000H,A19,不参加译码地址空间出现重叠现象,3,、线选法,在比较简单的微型计算机系统中，由于存储容量不大，存储器芯片数目不多，可以直接使用单根高位地址线作为片选控制信号。这种方法不需要专门的译码电路，缺点是地址不连,续，地址空间浪费现象很严重。,例：,已知某,CPU,系统有,16,条地址线（,A0A15,），电路如图所示，试回答如下问题,（,1,）片选信号的获得采用了哪种方法？（,2,）分别指出,EPROM27128,和,RAM62256,的地址范围。,/OE,/WE,27128,A0A13,D0D7,/CE,/RD,/WE,A0A13,D0D7,/CE,/OE,/WE,62256,A0A14,D0D7,/RD,/WE,A0A14,D0D7,A15,例：,已知某,CPU,系统有,20,条地址线（,A0A19,），试设计一容量为,16K*8,位的,RAM,并安排地址空间的,70000H71FFFH,段及,76000H77FFFH,段，可提供的芯片为,8K*8,位的,RAM,芯片,6264,试设计相应的片选译码电路（不允许地址空间重叠）。,例：,已知某,CPU,系统有,20,条地址线（,A0A19,），试设计一容量为,16K*8,位的,RAM,并安排在地址空间的,34000H,37FFFH,段，可提供的芯片为,8K*8,位的,RAM,芯片,2764,试设计相应的片选译码电路（不允许地址空间重叠）。,思考题：,设计一个半导体存储器，其容量为,6K*8,位。其中固化区有,4K,字节，选用,EPROM2716,（,2K*8,位）；工作区有,2K,字节，选用,SRAM,芯片,2114,（,1K*4,位）。地址总线,A15A0,，双向数据总线,D7D0,。,2K*8,2K*8,1K*4 1K*4,1K*4 1K*4,6KB,解：,1,、计算芯片数量,4KB,固化区：（,4K/2K,）,=2,工作区,（,2/1,）*（,8/4,）,=4,2,、地址分配与片选逻辑,芯片容量 芯片地址 片选信号 片选逻辑,2K A10A0 /CS0 /A12/A11,2K A10A0 /CS1 /A12A11,1K A9A0 /CS2 A12/A11/A10,1K A9A0 /CS3 A12/A11A10,3,、连接芯片,D7D4,D3D0,2716,2716,2114,2114,2114,2114,R/W,A0A10,/A12 /A11,/A12 A11,A12/A11/A10,A0A10,A0A9,A0A9,A12/A11 A10,/CS0,/CS2,/CS3,/CS1,