集成逻辑门.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第3章 集 成 逻 辑 门,第3章 集 成 逻 辑 门,3,.,1,常用集成逻辑门的类型,3,.,2 TTL,门举例及其系列简介,3,.,3 CMOS,3,.,4 TTL,与,CMOS,电路接口,3.1,常用集成逻辑门的类型,1.集成逻辑门的逻辑功能分类,在数字电路中，实现逻辑运算功能的电路称之为逻辑门电路。上一章介绍的几种分立元件逻辑门电路，现在已经很少使用了，人类在此基础上发展、研制成各种集成逻辑门电路。对于使用集成逻辑门者而言，首先要了解所用门电路的逻辑功能，记住它的图形符号及相应逻辑表达式，,才能正确分析或设计逻辑电路中的有关内容。,除此之外，还有三种特殊的集成逻辑门：集电极（漏极）开路门（又称OC门）、三态门（又称TS门）、传输门，下面会逐一介绍其原理、特殊功能、图形符号及逻辑表达式。它们和上面的门一起构成基本集成逻辑门，都是数字电路的基础，必须掌握。,由于上述门电路的新国标符号、曾用符号和国外所用符号不同，因此在表3.1.1常用逻辑门符号对照表中列出。,表3.1.1常用逻辑门符号对照表,2.集成逻辑门的结构分类,数字集成器件所用的材料以硅为主，高速电路中也使用砷化镓等化合物半导体材料。,按其制作所用半导体器件分类,数字集成电路分为双极型和单极型两大类。双极型集成门除了有DTL(Diode Transistor Logic)型、ECL（Emitter Coupled Logic）型、I,2,L（Integrated Injection Logic）型外，目前应用最广泛的、在市场上占主导地位的主要是TTL（Transistor Transistor Logic）门电路。单极型集成门主要是CMOS（Complementary Metal Ox,ide Semiconductor,）门电路。,不论是TTL门电路，还是CMOS门电路，只要是所实现的逻辑功能相同，其图形符号和逻辑表达式就相同。但在电气特性上有所不同。,例如TTL逻辑电路的电源电压均为5 V，而CMOS集成门的型号不同，可以有不同的电源电压;TTL门的标准高、低电平分别为2.4 V和0.4 V，而CMOS门的高电平近似等于所加电源电压，低电平近似为0。CMOS门的最大优点是功耗低，带同类门的个数（称为扇出系数）高；而,TTL,门的静态功耗大，扇出系数较小。,3.2 TTL,门举例及其系列简介,3.2.1 TTL与非门,与非门是TTL门的基本电路形式，现通过对TTL与非门的分析，来了解TTL门电路的结构特点及外部特性。,1.电路结构,54/74系列TTL集成与非门的典型电路如图3.2.1（a）所示，逻辑符号如图3.2.1（b）所示。,图3.2.1 典型的TTL与非门,（,a,）,电路,;,（,b,）,逻辑符号,图3.2.1电路可分解为3个组成部分：,（1）由多发射极晶体管V,1,和电阻,R,1,组成输入级，实现“与”逻辑功能。,（2）由晶体管V,2,和电阻,R,2,、,R,3,组成中间级，其主要作用是从V,2,管的集电极和发射极同时输出两个相位相反的信号，分别驱动V,3,、V,5,。,（3）由晶体管V,3,、V,4,、V,5,和电阻,R,4,、,R,5,组成输出级。V,5,是个反相器，V,3,、V,4,组成复合管构成一个射极跟随器，作为V,5,管的有源负载，这种输出通常称之为推拉式输出或图腾输出电路，具有很小的输出电阻，带负载能力较强。,2.逻辑功能,当输入信号A、B、C全部为高电平（3.6 V）时的工作情况如图 3.2.2（a）所示，这时，输出管V,5,处于饱和导通状态，因而输出为低电平（0.3 V）。一般称此为导通状态或开门状态（简称开态）。,当输入信号,A、B、C,中至少有一个为低电平（0.3 V）时的工作情况如图 3.2.2（b）所示，这时，输出高电平（3.6 V）。由于在此状态下输出管V,5,截止，故称为截止状态或关门状态（简称关态）。,图3.2.2 典型TTL与非门的工作情况,（,a,）,输入全为高电平,;,（,b,）,输入有低电平,根据电路的工作情况，可做出图3.2.2电路的逻辑电平表，见表3.2.1。当采用正逻辑约定时，便可得到逻辑真值表，,见表,3.2.2,，其逻辑表达式为,表,3.2.1,图,3.2.2,电路的逻辑电平表,表,3.2.2,正与非门的真值表,3.电气特性,(1)电压传输特性：是描述空载条件下输出电压与输入电压之间对应关系的曲线。,上述TTL正与非门的电压传输特性如图3.2.3所示，一般将电压传输特性分为,AB,段（截止区）、,BC,段（线性区）、,CD,段（过渡区）和,DE,段（饱和区）四个区段。由图可见，输出的高电平,U,OH,=3.6 V，输出的低电平,U,OL,=0.3 V。为确保门电路的正常工作，通常规定输出高电平的下限值,U,OHmin,2.4 V，输出低电平的上限值,U,OLmax,=0.4 V。根据这两个值可以从电压传输特性上查出相对应的,U,ILmax,和,U,IHmin,。当,U,i,U,ILmax,时，电路输出高电平,处于关门状态,因此,U,ILmax,也称为关门电平,U,OFF,;当,U,i,U,IHmin,时，电路则输出低电平,处于开门状态,因此,U,IHmin,也称为开门电平,U,ON,。电压传输特性中,CD,段的中点所对应的输入电压叫阈值电压,U,T,（或门槛电压），,U,T,=1.4 V,。,图3.2.3 典型TTL正与非门的电压传输特性,实际使用中，由于存在各种干扰电压，因此将影响到输入低电平或高电平的数值，当输入端干扰电压超过一定限度时，就可能会破坏与非门输出的逻辑状态。从电压传输特性中可以看到，当输入低电平时，若干扰使实际输入的低电平值不超过,U,ILmax,，电路的关态不会受到破坏;当输入高电平时，若干扰使实际输入的高电平不低于,U,IHmin,，电路的开态也不会受到破坏。,为消除电压传输特性上,BC,段线性区，改进型的TTL与非门引入了有源泄放电路、抗饱和电路、,肖特基势垒二极管等，使得电压传输特性具有快速的、,理想化的跃变特性。,图,3.2.4,输入端电阻,R,对门工作状态的影响,（2）输入端负载特性：在实际应用中，与非门输入端有时要经过外接电阻,R,接地，如图3.2.4所示，此时有电流流过电阻,R,，必然在R上产生电压降，这时，该输入端虽未直接接入输入电压，但其效果却与接输入电压相类似。当电阻R由0增至，就相当于输入端由低电平转变为高电平时，由此可以推断，电阻R在大于0的某个范围内相当于输入低电平，而在小于的某个范围内却相当于输入高电平。我们把相当于低电平输入的最大电阻称为关门电阻,R,OFF,（约700），而把相当于高电平输入的最小电阻称为开门电阻,R,ON,（约,2 k,）。,若输入端电阻,R,R,OFF,时，相当于该输入端为低电平，此时与非门处于关态;若输入端电阻,R,R,ON,时，相当于该输入端为高电平。,上述结论对于各种TTL门电路都是适合的，因此，在TTL门电路中，输入端悬空（,R,=）等效输入高电平。但在实际应用中，处理多余需接高电平的输入端时，往往不悬空，因为悬空可能引入干扰。,图,3.2.5 TTL,与非门输出端接负载,（3）输出端负载特性：若在如图3.2.5所示的TTL与非门的输出端接上负载，就要产生负载电流，此电流会影响输出电压的大小。由输出电压与负载电流之间的关系，可得到输出端的负载特性曲线。,当TTL与非门输出高电平时，形成拉电流负载，随着负载电流的增加，输出的高电平将逐渐下降，以至无法保证正常的高电平输出，如图3.2.6（a）所示;而当TTL与非门输出低电平时，形成灌电流负载，随着负载电流的增加，输出的低电平却逐渐上升，也无法保证正常低电平的输出,如图3.2.6（b）所示。由此可见，要保证输出正常的高、低电平，TTL与非门所能提供的负载电流是有限的，即TTL门电路带负载的能力是有限的，如超出能力范围，将造成逻辑功能的混乱。通常，把一个门最多可以驱动几个同类门的数目称其为门电路的扇出系数,N,O,，以此来衡量一个门的带负载能力。显然，,N,O,越大，驱动同类门的数目就越多，所能提供的负载电流也就越大，则带负载能力就越强。,图3.2.6 TTL与非门的负载特性,（,a,）,输出为高电平时,;,（,b,）,输出为低电平时,(4)传输时间：由于TTL门电路中各级三极管存在着一定的开关时间等原因，使得其输出不能立即响应输入信号的变化，而有一定的延迟，如图3.2.7所示。通常把输出波形相对于输入波形滞后的时间，称为传输延迟时间（又称为传输时间）。其中，,t,PHL,表示输出高电平跳变为低电平的导通传输时间，,t,PLH,表示输出低电平跳变为高电平的截止传输时间。手册上通常给出的是平均传输时间,t,pd,，即,t,pd,的数值很难准确计算，,一般都是用实验方法测定的。,TTL门电路的其他逻辑功能的门电路，如与门、或门、非门、与非门、或非门、与或非门、异或门和同或门（异或非门）等，除逻辑功能和与非门不同外，其输入端负载特性和输出端负载特性等方面均与与非门类似。,图,3.2.7 TTL,与非门的传输时间,4.主要参数,（1）输出高电平,U,OH,：,U,OH,是指与非门有一个（或几个）输入端为低电平时的输出电平值，典型值为3.6 V，最小值为2.4 V。,（2）输出低电平,U,OL,：,U,OL,是指与非门输入全部为高电平时的输出低电平值，典型值为0.3 V，最大值为0.4 V。,（3）输入短路电流,I,IL,：,I,IL,是指当有一输入端接地，其余输入端悬空时，,流出这个输入端的电流，,典型值为,1.4 mA,。,（4）输入漏电流,I,IH,：,I,IH,是指当一个输入端接高电平，其余输入端接地时，流入这个输入端的电流，典型值为,10,A,。,（5）开门电平,U,IHmin,：输出为标准低电平时，所允许的最小输入高电平值，一般记作,U,ON,，典型值为1.8 V。,（6）关门电平,U,ILmax,：输出为标准高电平时，所允许的最大输入低电平值，一般记作,U,OFF,，典型值为0.8 V。,（7）扇出系数,N,O,：能够驱动同类型门的个数，典型值为8。,（,8,）,空载导通功耗,P,ON,：输出为低电平且不加负载时的功耗。,（9）平均传输时间,t,pd,：产品型号不同，,t,pd,差异很大，一般为几至几十纳秒数量级。,（10）输入信号噪声容限,U,N,：这是衡量门电路抗干扰能力的参数，分为输入低电平时的噪声容限（,U,NL,）和输入高电平时的噪声容限（,U,NH,）。,输入低电平时的噪声容限为,U,NL,U,OFF,U,IL,;输入高电平时的噪声容限为,U,NH,U,IH,U,ON,。,3.2.2 集电极开路门（OC门）,在实际应用中，常希望把几个逻辑门的输出端直接并联在一起，完成“与”的逻辑功能，这种直接利用连线实现与逻辑功能的方法称作“线与”，,如图,3.2.8,所示。,图,3.2.8,用门的输出并联实现线与,但利用普通的TTL门电路是无法实现线与的，因为其输出电路结构不允许这种连接。图3.2.9是两个普通TTL与非门输出端“线与”的情况，当上面的门为关态（输出高电平），下面的门为开态（输出低电平）时，将有很大电流从关态门电路的三极管V,4,流出，灌入开态门电路的输出管V,5,，此大电流不仅会使V,5,管脱离饱和，造成并联输出既非“0”又非“1”的状态，破坏逻辑关系，而且还可能烧坏V,5,管。为了解决这个问题，引入了一种特殊结构的门电路集电极开路（,Open Collector,）门电路，,简称,OC,门。,OC,门可以实现“线与”。,图,3.2.9,两个普通,TTL,门输出端不能直接并联,1 电路结构,集电极开路与非门的电路结构和逻辑符号见图3.2.10，其输出管V,5,的集电极是开路悬空状的，要使集电极开路门正常工作，必须在输出端外接集电极负载电阻,R,L,（又称上拉电阻）和正电源,U,CC,，见图3.2.11（a）;当几个集电极开路门线与输出时，可以共用一个集电极负载电阻,R,L,和电源,U,CC,，见图,3.2.11,（,b,）。,图3.2.10 集电极开路与非门,（,a,）,电路,;,（,b,）,逻辑符号,从图3.2.10（a）和图3.2.11（a）可以看到，当输入端全部为高电平时，输出管V,5,饱和，输出低电平0.3 V;当有低电平输入时，输出管V,5,截止，由于此时流过,R,L,的电流为零，因此，输出的高电平为,U,CC,。显然，选择不同的外接电源电压,U,CC,，将得到不同的高电平输出。因此，集电极开路门电路除了可以实现“线与”外，还可以实现电平移动。,图3.2.11 集电极开路门的正确使用,（,a,）,一个,OC,门,;,（,b,）,OC,门线与,2负载电阻,R,L,的选择,当电源电压选定后，还需要确定外接电阻,R,L,的大小。选择外接负载电阻,R,L,的原则是：要保证OC门的输出高电平不低于,U,OHmin,;输出低电平不高于,U,OHmin,，且门电路不被烧毁。,若有,n,个集电极开路与非门线与输出去驱动,m,个一般TTL与非门，则当,n,个OC门的输出为高电平时，线与结果为高电平，如图3.2.12（a）所示。可得,式中，,I,OH,为OC门输出管V,5,截止时的漏电流，,I,IH,为被驱动门的输入漏电流，两参数均可由手册查得。,为保证输出高电平不低于规定的,U,OHmin,值，则要求,R,L,取值不能太大，即,则有,R,L,的最大值,R,Lmax,为,当OC门线与输出为低电平时，从最不利的情况考虑，设只有一个OC门导通输出低电平，其他,OC,门都截止而输出高电平，如图,3.2.12,（,b,）所示。,可得,图3.2.12 OC门计算负载电阻,R,L,的两种工作情况,（,a,）,OC,门输出高电平时,;,（,b,）,OC,门之一输出为低电平时,这时，,R,L,值不能选得太小，应能保证在所有的负载电流全部灌入导通的OC门时，线与输出低电平仍能低于规定的,U,OLmax,，,并避免导通的,OC,门被烧毁，即,若把,I,OLmax,表示为OC门允许的最大负载电流。则,R,L,的最小值,R,Lmin,为,在实际运用中，外接电阻,R,L,的值应取在,R,Lmin,和,R,Lmax,两者之间，即,R,Lmin,R,L,R,Lmax,【例3.2.1】图3.2.13为用74LS03(2输入四正与非OC门)中的2输入集电极开路四与非门作“线与”连接，驱动74LS10中的3输入三与非门的电路。请选择合适的,R,L,。,解,由图可知：,n,=4，,m,=3。,从手册中可查得参数：74LS03的,I,OH,=100 A，,I,OLmax,=8 mA，74LS10的,I,IH,=20A，,I,IL,=0.4 mA。并且，,U,OHmin,=2.4 V，,U,OLmax,=0.3 V，外接电源电压,U,CC,=5 V。,可取标称值,R,L,=1 k,。,对于其他类型的集电极开路TTL门电路，无论它实现的逻辑功能是什么，只要其输出级的三极管集电极是开路的，就都允许接成线与形式，并可按上述,R,Lmax,和,R,Lmin,的公式决定其外接集电极负载电阻,R,L,的取值范围。,图3.2.13四OC门线与与驱动三门电路,3.OC门的应用,1)线与实现与或非逻辑,将几个OC门线与，即把输出端直接并联在一起，然后通过一个公共上拉电阻,R,L,接到电源,U,CC,上，就可以实现与或非的逻辑功能。,【例3.2.2】用OC与非门实现逻辑函数,F,=,AB,+,CD,+,EF,试画出逻辑电路图。,解,用,OC,与非门线与实现。,电路如图,3.2.14,所示。,图,3.2.14 OC,门线与实现与或非逻辑,2）实现电平转换,一般的TTL电路空载输出的高电平为3.6 V，但在数字系统的接口（与外部设备相联系的电路）有时需要输出的逻辑高电平更高，则可以使用OC门电路进行电平转换。在图3.2.15所示的电路中，当需要把输出高电平转换为10 V时，可将OC门外接的上拉电阻接到10 V电源上。这样OC门的输入端电平与一般与非门一致，而输出的高电平就可以变为10 V。,3)用作驱动器,可以用OC门来驱动指示灯、继电器和脉冲变压器等。当用于驱动指示灯时，上拉电阻,R,L,可由指示灯来代替，如电流过大，可串入一个适当的限流电阻。,图3.2.15 OC门实现电平转换,3.2.3 三态门（TS门）,一般的门电路的输出端只会出现高电平、低电平两种状态，而三态门的输出还可以出现第三种状态高阻状态（或称禁止状态、开路状态）。,1.电路结构,三态与非门的电路结构和逻辑符号如图,3.2.16,所示。,图3.2.16 三态输出与非门,（,a,）,电路结构,;,（,b,）、（,c,）逻辑符号,图3.2.16（a）所示电路实际上是由一个普通与非门加上一个二极管V,6,和一个非门所构成的。当控制端,EN,为低电平时，经非门反相，使,P,点为高电平，此时，二极管V,6,截止，电路相当于普通TTL与非门。因此，实现的逻辑功能是,F,=,B,。而当,EN,为高电平时，通过非门反相后的,P,点变为低电平，它一方面作用于多发射极管V,1,，使三极管V,2,、V,5,截止，另一方面，通过二极管V,6,的导通，迫使三极管V,3,的基极电位箝位在1 V左右，从而使二极管V,4,截止，由于此时该门电路的V,4,和V,5,同时截止，从输出端,F,看，对地和对电源均相当于开路，故输出端呈现高阻状态。,EN,所对应的输入端是控制端，或称使能输入端。,EN,处的小圆圈表示此端接低电平（,EN,=0）时为工作状态，即实现门电路,F,=AB的逻辑功能；而,EN,接高电平时，电路处于高阻（或禁止状态。图3.2.16（b）所示的就是这种控制端低电平有效的三态输出与非门的逻辑符号。,2.三态门的应用,1)总线传输,三态门最重要的一个用途是可以实现用同一根导线轮流传送几组不同的数据，如图 3.2.17 所示。通常把接收三个或三个以上门的输出信号的线叫做总线。总线是具有控制功能的传送数据的公共通路。,多个三态门的输出端可以直接相连，但与OC门线与不同的是，在任何时候至多只能有一个三态门处于工作状态，不允许两个或两个以上三态门同时工作。因此，连在一起的三态门是分时工作的。这就需要对各个三态门的使能端EN进行适当控制。当两个三态门同时改变工作状态时，就应该保证从工作状态转为高阻状态的速度要比从高阻状态转为工作状态的速度来得快，否则就可能出现两个三态门同时工作的状态，从而使输送的状态不正常。,在图3.2.17所示的总线连接中，若令,C,1,、,C,2,、,C,n,轮流地接高电平控制信号，那么由多个三态门输出的多组数据，就会一个一个轮流地送到总线上，这样，就实现了一线多用。这种利用总线传送数据的方法，使三态门在计算机总线结构中有着极为广泛的应用。,图,3.2.17,三态门用于总线传输,2)双向传输,利用三态门实现数据的双向传输，如图3.2.18所示。当,C,=0时，门电路1（,G,1,）工作，门电路2（,G,2,）为高阻状态，数据由,M,传向,N,;当,C,=1时，,G,1,为高阻状态，,G,2,工作，数据由,N,传向,M,。通过控制端,C,的控制实现,M,、,N,的双向传输。,图,3.2.18,三态门用于双向传输,3.2.4 TTL集成电路系列简介,在各类数字集成电路中，TTL集成电路是我国和世界上生产历史最悠久、生产数量最多、性能价格比较高、使用最为广泛的一种集成电路。随着各种类型的数字集成电路的不断涌现，TTL集成电路自身也经历着结构改进及性能提高的过程。就工作范围而言，TTL电路可分为54（军用）和74（商用）两大系列，如表3.2.3所示。54系列与74系列有相同的子系列，功能、编号相同的,54,系列芯片与,74,系列芯片的逻辑功能完全相同。,表,3.2.3 54,系列与,74,系列比较,自1963年，美国德克萨斯仪器公司将TTL5474标准系列（相当于国产T1000系列）投入市场以后，又相继开发了若干子系列，有为了提高工作速度的5474H（高速）系列（相当于国产T2000系列），5474S（肖特基）系列（相当于国产T3000系列），5474AS（先进肖特基）系列;及为了降低功耗，而先后开发的5474L（低功耗）系列，5474LS（低功耗肖特基）系列（相当于国产T4000系列）和5474ALS（先进低功耗肖特基）系列。以上各系列的主要差别在于平均传输时间和平均功耗两个参数，其他参数和外引线排列基本上彼此兼容。,表,3.2.4,为几种常用,TTL,集成电路系列的主要参数表。,表,3.2.4,几种,TTL,电路系列的主要参数比较,3.2.5 TTL集成电路使用中应注意的问题,TTL集成电路的使用比较简单、方便，但应注意以下几点：,(1)TTL集成电路对电源电压要求比较严格，在配备电源电压时，一定要精确一点，选用50.25 V。尤其是不能超过5.25 V，以防损坏集成电路。严禁颠倒电源极性。,(2)TTL逻辑门由于功耗比较大一些，在需要扇出系数较大的情况下，一定要考虑它的负载能力和总的功耗，以防驱动能力下降。,(3)TTL逻辑门在使用时如果有多余的输入端不用，应妥善解决，以防影响其逻辑功能的实现。,与门和与非门的多余输入端的处理方法如下：,悬空,相当于逻辑高电平，但通常情况下不这样处理，以防止干扰的窜入;,通过一个上拉电阻接至电源正端;,接标准高电平;,与其他信号输入端并接使用。,或门和或非门的多余输入端的处理方法如下：,接地;,与其他信号输入端并接使用。,与或非门中的多余与门不用时，,其输入端应接地或接低电平。,3.3 CMOS,门,电,路,3.3.1 CMOS门电路举例,1 CMOS反相器,CMOS反相器即CMOS非门，其电路原理如图2.6.4所示。图3.3.1为简化画法电路图。其工作原理在2.6.3节中已做了介绍。,图中，在正逻辑约定下的输入,A,和输出,F,的电平以及V,N,、V,P,管的工作状态分析如表,3.3.1,所示。,图,3.3.1 COMS,反相器简化画法电路图,表,3.3.1,工作状态分析表,因此，CMOS反相器处于稳态时，不论是输出高电平，还是输出低电平，其V,N,、V,P,两管中必有一管导通而另一管截止，这种电路结构称作互补型电路。互补型电路的特点是静态电流近似为零（仅有纳安数量级的漏电流）。其他逻辑功能的CMOS电路也具有这样的特点，所以CMOS电路的静态功耗非常小，可以低到微瓦以下，这是CMOS电路的一个最显著的优点。另外，,CMOS,电路还具有电源电压的工作范围比较宽，抗干扰能力较强等特点。,2.CMOS与非门,2输入CMOS与非门电路原理如图3.3.2所示。当输入,A,、,B,中只要有一个为低电平，就会使与之相连的NMOS管截止、PMOS管导通，输出,F,即为高电平。只有当,A,、,B,全为高电平时，电路中的N,MOS,管（,V,N1,、,V,N2,）都导通，,PMOS,管（,V,P1,、,V,P2,）都截止，输出,F,为低电平。输入,A,、,B,和输出,F,的电平以及各管工作状态如表,3.3.2,所示。电路的逻辑函数表达式为,F,=,AB,。,图,3.3.2 2,输入,CMOS,与非门,表,3.3.2,工作状态分析表,3.CMOS或非门,2输入CMOS或非门电路原理如图3.3.3所示。当输入A、B中只要有一个为高电平，就会使与之相连的NMOS管导通、PMOS管截止，输出,F,即为低电平。只有当,A,、,B,全为低电平时，电路中的NMOS管（V,N1,、V,N2,）都截止，PMOS管（V,P1,、V,P2,）都导通，输出,F,为高电平。输入,A,、,B,和输出,F,的电平以及各管工作状态如表,3.3.3,所示。电路的逻辑函数表达式为,F,=,A,+,B,。,图,3.3.3 2,输入,CMOS,或非门,表,3.3.3,工作状态分析表,4.CMOS传输门,CMOS传输门是CMOS逻辑电路的一种基本单元电路，在很多电路中都用到，有必要单独予以介绍。,CMOS传输门是一种传输信号的可控开关电路。图3.3.4所示为其电路及逻辑符号。它将NMOS管V,和PMOS管V,2,的源极和漏极分别连在一起，作为传输门的输入端和输出端。在两管的栅极上，加上互补的控制信号,C,和,C,，,C,的高电平,U,CH,U,DD,、低电平,U,CL,0 V。NMOS管和PMOS管的开启电压绝对值小于,U,DD,/2,。,图3.3.4 CMOS传输门,（,a,）,电路,;,（,b,）,逻辑符号,当,C,=1（,C,=0）时，若输入信号,u,i,接近于,U,CH,，则,U,GSN,0 V、,U,GSP,-,U,CH,，故V,2,导通，V,1,截止;如果,u,i,接近于0 V，则V,1,导通，V,2,截止;如果,u,i,接近于,U,CH,/2，则V,1,、V,2,同时导通。所以，这时总有管子处于导通状态，导通电阻约几百欧姆，就相当于一个开关接通一样。,反之，当,C,=0（,C,=1）时，只要,u,i,在0,U,DD,之间，则V,1,、V,2,都截止，这时截止电阻很高，可大于10,9,欧姆，仅有皮安数量级的漏电流通过，相当于开关断开一样。,由于MOS管的结构是对称的，即源极和漏极可互换使用，因此传输门的输入端和输出端也可以互换。故CMOS传输门具有双向性，也称双向传输开关。,图,3.3.5 CMOS,双向模拟开关,利用CMOS传输门和非门可构成双向模拟开关，如图3.3.5所示。当,C,=1时，模拟开关导通;当,C,=0时，模拟开关截止，输出和输入之间断开。另外，传输门和逻辑门组合在一起，还可以构成各种其他CMOS电路，例如触发器、计数器、移位寄存器、微处理器及存储器等。图,3.3.6,为由,CMOS,反相器和传输门构成的,CMOS,三态门。,图3.3.6 CMOS三态门,（,a,）,电路,;(b),逻辑符号,3.3.2 CMOS集成电路系列简介,1968年，美国RCA公司率先将CMOS电路商品化，推出4000系列。该系列电路主要优点是微功,耗和高抗干扰性，但在工作速度方面与TTL相比还存在一定的差距。4000系列CMOS门电路的工作范围一般也有两种，主要区别于逻辑电路的外封装工艺。CD4000A系列的工作范围如,表 3.3.4 所示。,表,3.3.4 CD4000A,系列工作范围比较,19811982年世界各主要集成电路公司相继开发了5474HC（高速）系列，其工作速度达到了TTL的水平（工作频率达50 MHz），而静态功耗仍保持4000系列微功耗的特点。高速CMOS包括三个子系列5474HC、5474HCT和5474HCU，其逻辑功能、引出端排列与相同代号的TTL电路一致。HC系列和HCT系列的输出有缓冲级，且具有对称的特性。HC系列为CMOS工作电平，而HCT系列的T表示与TTL兼容，其工作电源电压为4.55.5 V，HCU系列的U表示非缓冲，,该系列实际上只有一个产品,54HCU04,74HCU04,。,3.3.3 CMOS逻辑电路的保护措施及多余输入端的处理,CMOS电路的输入端是绝缘栅极，具有很高的输入阻抗，很容易因静电感应而被击穿。虽然在器件的输入端上设计了保护网络，但是由于常用的塑料、普通的织物、不接地的人体表面等都会产生和储存静电荷，因此在使用CMOS电路时难免会产生较强的静电感应。为此，应遵守下列保护措施：,（,1,）,组装调测时，,所用仪器仪表、,电路箱,/,板等都必须可靠接地,;,（2）焊接时，采用内热式电烙铁，功率不宜过大，烙铁必须要有外接地线，以屏蔽交流电场，最好是断电后再焊接;,（3）CMOS电路应在防静电材料中储存或运输;,（4）虽然CMOS电路对电源电压的要求范围比较宽，但也不能超出电源电压的极限，更不能将极性接反，以免烧坏器件;,(5)CMOS电路不用的多余输入端都不能悬空，应以不影响逻辑功能为原则分别接电源、地或与其他使用的输入端并联（可参考,TTL,多余输入端的处理）。,接电阻的输入端为低电平。,3.4 TTL,与,CMOS,电路接口,1.TTL输出驱动高速CMOS输入,工作在同一个+5 V电源下，TTL的输出高、低电平和高速CMOS的输入高、低电平如表3.4.1所示。由表可见，两者的低电平是兼容的，而HC系列的高电平是不兼容的，即TTL的输出高电平达不到高速,CMOS,中,HC,系列的输入高电平的要求。,表,3.4.1 TTL,和高速,CMOS,输入、输出高电平和低电平,解决的方法有两种。一种方法是在TTL输出端至,U,CC,之间接一个上拉电阻,R,（214 k），如图 3.4.1（a）所示，以提高 TTL的输出高电平;若CMOS的电源电压较高，则TTL电路需采用OC门，在其输出端接一上拉电阻，如图3.4.1（b）所示，上拉电阻的大小将影响其工作速度。另一种方法是采用专用的接口电路，例如在TTL输出端和5474HC 输入端之间接一个5474HCT电平转换器，如图3.4.1（c）所示，5474HCT的输入、输出电平见表3.4.1和表,3.4.2,，,它与,TTL,及,54,74HC,均兼容。,图3.4.1 TTL驱动CMOS接口电路,（,a,）,接上拉电阻,;,（,b,）,采用,OC,门,;,（,c,）,接电平转换器,图3.4.1 TTL驱动CMOS接口电路,（,a,）,接上拉电阻,;,（,b,）,采用,OC,门,;,（,c,）,接电平转换器,表,3.4.2,高速,CMOS,和,TTL,输入、输出高电平和低电平,2.高速CMOS输出驱动TTL输入,高速CMOS的输出高、低电平和TTL的输入高、低电平如表3.4.2所示。由表可知，高速CMOS的输出电平同TTL的输入电平兼容。若CMOS电路的电源电压为5 V时，则两者可直接相连，如图3.4.2（a）所示;当CMOS电源电压较高时，可采用专用的电平转换电路，或用三极管反相器作为接口电路，如图,3.4.2,（,b,）所示。,图3.4.2 CMOS驱动TTL接口电路,（a）直接连接;（b）采用三极管电路,习,题,3.1 TTL门电路及输入电压波形如题3.1图所示，试写出,Z,1,Z,6,的逻辑表达式，并画出,Z,1,Z,6,的波形。,题,3.1,图,3.2 题3.2图电路中的门电路为TTL门，其,R,ON,=2 k，,R,OFF,=,0.8 k,，,试求其输出的逻辑表达式。,题,3.2,图,3.3 题3.3图电路中的门电路为TTL门，带拉电流负载的能力小于5 mA，带灌电流负载能力小于15 mA，试问各电路能否正常工作？,并简述理由。,题,3.3,图,3.4 题3.4图是TTL与非门驱动发光二极管LED的电路，设LED的导通压降为2 V，试求当与非门输出低电平,U,OL,0.3 V,时，,流过,LED,的电流,I,为多少,?,题,3.4,图,3.5 题3.5图中,G,1,、,G,2,是两个OC（集电极开路）与非门，每个门输出低电平时允许灌入的最大电流为13 mA，输出高电平时的漏电流小于250 A，G,3,、G,4,、G,5,是3个TTL门，它们的输入端个数分别为一个、两个和三个，而且全部并联使用。已知TTL门的,I,IL,=1.6 mA，,I,IH,50 A，,U,CC,=5 V，问,R,L,应选多大？,题,3.5,图,3.6 TS,（三态）门及其输入信号波形如题,3.6,图所示，试画出,Z,的输出波形。,题3.6图,（,a,）,三态门,;,（,b,）,输入信号波形,3.7 输入信号A、B、C的波形及门电路见题3.7图，试写出各电路的逻辑函数表达式，并对应画出各个门电路的输出波形。,题,3.7,图,3.8,题,3.8,图中，,TTL,与非门输入端,1,、,2,是多余的，,指出哪些接法是错误的。,题,3.8,图,3.9 在CMOS电路中，输入端允许悬空吗？有人说允许，而且其等效逻辑状态和TTL电路中的一样，相当于1，对吗？为什么？,3.10 题3.10图所示为CMOS异或门，试分析其逻辑功能，列出表示输入、输出电平和各,MOS,管工作状态的功能表。,题,3.10,图,3.11 题3.11图给出了CMOS传输门和非门组成的电路以及,C,端信号波形，已知,U,i1,=10 V,U,i2,=0.1 V,CMOS反相器电源电压,U,=10 V，CMOS门的MOS管的开启电压为,3.5 V,。试画出输出,u,o,的波形。,题,3.11,图,3.12,若题,3.2,图所示为,CMOS,门组成的电路，,试分别写出输出端的逻辑表达式。,